在製造設計IC的整個流程中，無論是廠商或工程師最不願聽到的一件事，應該是把設計好的IC Tap out出去，而回來的Test Chip 卻不能動作；這樣的結果對IC設計公司來說，將是計劃經費的無形增加、產品的上市時程（Time To Market）被延後，對計劃的參與人和設計工程師來說，也將是信譽的受損與沉重的負擔。

據一份統計研究報告指出，IC Tap out回來的晶片如果無法正常運作，大致可分為邏輯或功能上的錯誤、Timing問題、IC製造上的問題以及其他問題，而一顆IC回來不能正常動作，有時會同時有兩個以上的Bug，例如同時有Timing以及功能不正確的問題，由(圖一)的統計結果可以看到，在邏輯或功能上的錯誤竟然佔了74％左右，這一個高得嚇人的比率的確值得大家深思。

《圖一　IC／ASIC首次投片失敗主因比率》

系統驗證的重要性與困難
...
...