帳號:
密碼:
最新動態
產業快訊
CTIMES / 文章 /
降低EMI干擾技術綜觀
 

【作者: Jeffrey L. Small】   2004年09月03日 星期五

瀏覽人次:【16757】

現今掌上型設備大多是指手機或用作預約提示和電子地址簿的基本電子手冊。現今的社會不僅存在著各種各樣的掌上型設備,而且某些還能夠執行全面的企業應用功能。隨著掌上型設備繼續趨向於融合單一、方便的多功能設備發展,可攜式產品市場正以無法預測的速度成長。據業界研究顯示,到2005年約40%的企業資料會儲存於個人掌上型設備中。市場對於“小型-快速-多功能”掌上型設備的呼聲愈來愈響,而業界正努力作出回應。


因此,今日掌上型產品不斷成長的需求在便利性方面增加了諸多挑戰。設計人員尤其需要面對遮罩性、可靠性及耐久性等嚴峻的要求。本文一開始將討論一般電路配置的輻射和電磁相容,然後提出合理的回應,再討論各種遮罩方案的經濟效益。


由於掌上型設備數目不斷上升,包括手機、PDA、數位相機等,對於有效和經濟的EMI遮罩設備的需求亦相應成長。雖然這些設備一直都需要EMI防護,然而,由於技術和功能水平大幅提高,現在這些設備所要求的遮罩保護功能將會更高。


EMI概覽

EMI(電磁干擾)的定義是當一個電子設備處於另一個電子設備產生的射頻(RF)頻譜電磁場(EM場)附近時出現的工作失靈。由電氣設備產生的EMI可根據其主要的傳播模式進行分類,即通過空間的能量輻射(如電視機和無線電信號發射)或傳導線的能量傳導輻射(電話信號和交流電源傳送)。


從根本上說,電磁干擾是由通過電場移動的電荷或電場的變化而引起。最常見的是包含尖銳邊緣的電氣傳輸產生電磁輻射,例如資料、時脈、位址及控制信號等。在數位式系統中,EMI最大的來源就是週期性的時脈信號,雖然控制和定時信號、互聯電纜/連接器以及位址和資料匯流排也會產生EMI。


電磁輻射的最普通模式是差動模式和共模模式,前者是由印刷電路板互連銅箔線和接地板之間的局部電流迴路造成,後者是由接地板與電源板雜訊進入銅箔線、I/O匯流排及電纜線路而造成。


隨著掌上型裝置和無線通信設備的不斷湧現和發展,由EMI引起的問題也正在增多。特別是,EMI會造成設備的工作中斷、不正常關機、維護增加、串擾以及系統延遲。


降低EMI

EMI自電子設備推出後便存在,從那時起並出現了降低這類雜訊的理論和方法。在處理掌上型設備時,重要的是要將信號通路、電源以及印刷電路板的佈局作為降低EMI的考慮因素。


差動方式發送信號和LVDS

降低掌上型設備EMI的一種方法是使用差動方式發送信號。差動方式發送信號比起單端方式具有更多優勢。差動方式發送信號的其中一種技術是LVDS(低電壓差動方式信號發送)。LVDS具有不依賴電源電壓的優勢,這樣可產生更快速、更穩定的信號。此外,平衡的差動線路具有緊密平衡耦合但極性相反的信號,可降低EMI。由於每個導體產生的輻射磁場相互均衡,因而可以抵消大部分磁場。


此外,差動方式發送信號亦提供共模抑制。接收器可略過差動信號上的平衡耦合雜訊,而僅辨認兩個信號之間的差異。LVDS接收器是按照TIA/EIA-644標準定義設計,在工作時驅動器和接收器之間的接地漂移為+/-1V。(圖一)所示為圖形說明。



《圖一 LVDS接收器的接地漂移為+/-1V》
《圖一 LVDS接收器的接地漂移為+/-1V》

低振幅的差動信號還可以改善高速狀態下的信號完整性。由於通信界對資料傳輸量的需求增大,更高的頻率和更大的位元寬會引起傳輸線路的反射和串擾問題。隨著系統負載增加,系統的阻抗特性會改變並引起阻抗不匹配,從而造成傳輸線發送反射信號。這些反射會造成位元錯誤或延長系統穩定時間,令速度增加時的時間分配更為困難。如LVDS等差動方式發送信號的技術能通過接受差動線路的共模雜訊而解決這個問題。此外,較低振幅的差動技術可減少反射,因為低電壓振幅能夠限制供應給傳輸線路的能量。


電源

除信號通路外,電源設計選擇也有助於降低EMI。特別是濾波器、扼流線圈及控制器頻率的調變元件,都是降低攜帶型設備有害輻射的方法。


EMI濾波器可以是單節或多節的。單節濾波器較小型且便宜,但可能出現電路寄生和元件寄生現象。相反地,多節濾波器可減少發射並增加低於規格限制的裕量,但是不一定能夠滿足尺寸和成本要求。為了達到所需的衰減要求,濾波器佈局相當重要。


此外,扼流器是電源領域的重要考慮因素。電源包含橋式整流輸入濾波器,可吸收寬度相當窄且峰值相對較高的電源頻率電流。差動模式扼流器的最基本形式可以傳輸電源頻率(直流)同時過濾/阻隔高頻傳導發射的一系列電感器。通常,差動模式扼流線圈纏繞在由鐵粉或鐵磁材料製成的螺線管蕊上。


共模扼流線圈是設計用於共模EMI濾波器的簡單電感器。這種扼流線圈由兩個繞制相同的繞組構成,以消除差模電流引起的電磁場。


環形扼流線圈是減弱輻射最好的扼流線圈之一。圓環是一些環狀成型鐵蕊,帶有穿過環狀中心的線圈。磁場環繞鐵蕊的中央運動,將磁場限制在鐵蕊的內部。


有關電源和降低EMI的另一個重要設計問題是切換器的頻率調變。頻率調變可通過在更寬的頻率範圍分散能量而將EMI減至最小。與EMI降低量直接相關的是調變電平(FMOD)和調變速度。頻率調變可以使用經濟的電感器而不是AC輸入模式扼流線圈,以滿足EMI極限和規範要求。如(圖二)所示。



《圖二 頻率調變使用電感器可滿足EMI極限和規範要求》
《圖二 頻率調變使用電感器可滿足EMI極限和規範要求》

印刷電路板佈局

降低掌上型設備EMI的最後設計考慮是印刷電路板的物理佈局。例如,在大多數情況下電路板的表面安裝元件產生的發射比電路板銅箔線產生的大。流過銅箔線的相同電流必須同樣流過IC。保證銅箔線及其最近的參考基準面之間的面積小於從晶片I/O腳到電路板並返回器件的電源和接地引腳的電流迴路面積,可使晶片發出較銅箔線輻射更大的能量。此外,假如兩條銅箔線等長並載有相同的信號,在物理上位處高於最近實心基準面的銅箔線的輻射會較大。簡單地說,距離基準面越高,輻射越高 [1]。


遮罩EMI

如先前所討論,可使用多種方法來降低EMI。不幸的是,EMI無處不在,因此不管採用何種技術,雜訊都總會或多或少地存在。從積極方面看,有助於處理干擾的遮罩技術出現了不少進步。討論遮罩時,有許多方面值得注意,包括遮罩物和外部元件、鐵蕊、線纜和連接器以及本文討論的接地問題。


接地基準面

一種限制控制器中信號的迴路區域和降低總體接地阻抗的方法是使用閘型或實心接地基準面。在封裝內使用多個接地引腳來連接內部微處理器接地和外部印刷線路板接地,可進一步改善接地性能。


為了真正地降低電磁雜訊並改善抗靜電放電(ESD)能力,應設計高品質的接地系統以達到多個目標,包括:


  • (1)為所有內部控制器信號提供低阻通路以返回其原始點。


  • (2)將返回通路設置在靠近源信號的位置,使返回電流的迴路區域最小化。


  • (3)為外部產生的雜訊電流(如ESD感應的)提供低阻通路,以便在流出控制器時不會在控制器接地產生雜訊電壓。



如果可能,實心接地參考基準面可達到上述目標,並對於所有信號實現最低的阻抗和最短的返回通路。然而,閘型接地方式只在閘總體阻抗夠低的情況下有效。


遮罩電纜

近年來,線纜製造商為了滿足不斷提高的資料傳輸頻率做出了很大努力。在掌上型設備中,通常使用帶狀電纜進行板與板之間的信號傳送。遮罩帶狀電纜的方法有很多,包括金屬箔和金屬編制物方法。線纜遮罩可為信號電流提供非常低電感的對地返回通路。此外,出於嚴格的EMI考慮,線纜連接器的引腳應該交叉排列,每隔一個引腳插入一個接地引腳以減小寄生電容。


結語

EMI並不會消失,而掌上型設備只會在消費市場中越來越流行,功能越來越多而體積則越來越小。正如今日所見,將各種元件和信號裝入掌上型設備窄小的空間(且越來越小)內會對EMI產生更多威脅。因此,設計人員必須對差動方式發送信號、電源問題、佈局選擇和遮罩方案予以周詳考慮,全力將這些干擾減至最小。


<參考資料:[1] Johnson, Howard, “Going Vertical,” EDN, Oct. 1999.>


相關文章
使用黏合對乙太網路纜線在惡劣環境中維持連接
先進電源的便捷設計方法
直接透過汽車電池輸入進行DC-DC轉換
多功能系統需要高彈性可設定 20V高電流電源管理IC
瞭解PFC對實現高效能至關重要
comments powered by Disqus
相關討論
  相關新聞
» 巴斯夫與Fraunhofer研究所共慶 合作研發半導體產業創新方案10年
» 工研院IEK眺望2025:半導體受AI終端驅動產值達6兆元
» ASM攜手清大設計半導體製程模擬實驗 亮相國科會「科普環島列車」
» SEMI提4大方針增台灣再生能源競爭力 加強半導體永續硬實力
» 國科會促產創共造算力 主權AI產業專區落地沙崙


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.3.145.95.233
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw