如果要替AI时代的基础设施写一句注脚，大概会是：「算力不怕多，怕的是塞车。」当GPU丛集横向扩张、节点数翻倍，资料中心的瓶颈不再只在TOPS，而是节点之间能不能「不流汗地对话」。铜线在短距离内堪用，但一旦速率冲上800G、1.6T甚至更高，电连结的损耗、热与功耗就像三座小山，拦在系统扩张的国道交流道囗。
於是，光上场了不是熟悉的可??拔模组那种「外挂型光」，而是把光直接搬进晶片周边甚至封装内部的「矽光子」与「近身光学」（CPO、Optical I/O）路线，准备重写连结的物理学设定档。
技术图谱：从可??拔到「近身光学」
矽光子不是新名词，关键在於它把调变器、分光器、波导、检测器等光学元件，与CMOS制程相容地整合在同一平台，让光走入矽。典型元件组合包括：MZI或微环调变器（ring modulator）、诌（Ge）光检测器、矽波导与耦合器；雷射多半仍以III-V外挂或异质整合方式供光。当速率朝200G PAM4/λ前进、通道数叠上去，整体功耗密度与I/O面积就是成败分水岭也因此才有「把光靠近交换器或处理器」的CPO概念，以及更进一步把光I/O做成晶粒（chiplet）与SoC串接的Optical I/O路线。
在供应链层面，两条平台化路径特别值得注意：其一是晶圆代工把SiPh纳入标准工艺堆叠，提供设计套件与IP，如GlobalFoundries的Fotonix/45SPCLO，把RF/Analog与SiPh单晶片整合，缩短量产路径；其二是IDM／生态系业者推出可重复使用的光I/O晶粒与外挂光源，主打低功耗、高频宽、低延迟的「系统级I/O升级」。前者降低「造晶之痛」，後者则加快系统设计导入速度。
|
应用现况：AI丛集成为增长引擎
AI训练丛集的网路侧早已跨过800G，正走向1.6T与更高密度的背板／机柜互连。无论是交换器ASIC还是GPU直连，都面临功耗墙与走线损耗的双重压力。因此，我们看到几条「上量」迹象：其一，CPO被明确纳入主流供应商的产品规画时间表；其二，Optical I/O晶粒宣布支援UCIe等标准化介面，诉求让SoC把铜I/O直接换成光I/O；其三，云端与加速计算巨头在公开场合强调「光将成为下一代资料中心的必要条件」。当路线图从1.6T端囗推进到高达3.2T的封装级光引擎时，传统可??拔的能效与机构弹性就显得吃力。
产业动向亦在加速聚拢：NVIDIA於技术分享中强调微环调变器的高密度优势，标注以每波长200Gbps PAM4为目标，并将CPO列为2026年前後世代系统的关键构成；Ayar Labs等业者则推出8 Tbps等级的UCIe光晶粒与16波长共用光源，明示「把光当成I/O」的系统级设计方法学。这些讯号与其说是新品发布，不如说是「设计规则」的变更通知：未来的丛集规模，离不开矽光子的功耗与密度优势。
平台与生态：代工、IP与系统三方合奏
代工的角色在SiPh世代变得更接近「系统设计的放大器」。TSMC近年释出包含光耦合、外挂光源接囗与先进封装协同设计的蓝图（如COUPE、生态计画与iOIS架构），意在把SiPh、CPO与先进封装（InFO/CoWoS/晶粒）串成一个可工规化的路径；TrendForce亦指出TSMC在SEMICON展会上进一步揭露CPO量产节点，意味着「设计工具链＋制程＋封装」的三位一体正在成形。GlobalFoundries则透过Fotonix强化「可量产的标准化光子制程」，辅以MPW与设计资源降低进场门槛。
同时，系统与GPU厂在生态战上也没有手软。除了技术路线公开化，我们看到并购与投资加速：AMD收购Enosemi补齐光子整合IP，并据报在台湾建立矽光研发枢纽，这既是产品布局，也是「人才与供应链靠拢」的讯号。对於要在2026年後与NVIDIA同场竞速的玩家，光学互连显然已是攻防必修学分。
商业化节奏：从先锋部署到规模化
就时间轴来看，2024~2025年是示范与早期部署阶段：800G/1.6T连结开始导入CPO与光I/O，先在高端交换器与AI训练丛集试点；2026－2027年，随制程成熟与成本曲线下滑，扩大部署将推动市场曲线转折；更长期（2030年前後），CPO与光I/O可能在部分场景取代高阶可??拔光模组成为主流。各研究机构对市场规模的预估有所差异，但共识是「高双位数年复合成长」以及北美资料中心率先放量。对硬体采购决策者来说，这是一场「功耗/密度/可维护性」的多目标优化而光学的能效优势，会在机柜密度与电费上体现成实打实的 TCO。
|
关键挑战：光与电的「双栖婚姻」考题
1.光源整合与耦合损耗。今天多数设计仍使用外挂或共用的III-V连续波光源（如SuperNova），如何在封装距离内把光高效率地送进矽波导、并控制温漂，是直接影响链路预算与良率的第一要务。异质整合式雷射虽美好，但工艺与可靠度尚需时间沉淀。
2.调变器密度与热设计。微环调变器密度高、能效隹，但对温度敏感；MZI稳定度好、体积与功耗却偏大。当每波长200G PAM4、通道数再倍增，封装内的热场分布与温控策略（微型加热器、校准环）就成为系统工程的重中之重。
3.先进封装与测试。CPO/Optical I/O把「光」带进了OSAT的节拍：对准精度、光学接囗、晶粒堆叠与光纤管理都要求新的量测与自动化流程。更关键的是「Known Good Die/Light」的定义与验证：如何在出货前确保光晶粒与光源的长期稳定，是成本结构的隐形变数。
4.标准化与互通。UCIe/BoW等晶粒互连标准已逐渐成熟，但「光版UCIe」的实作细节（例如时脉恢复、误码率、链路训练、管理通道）仍在收敛中。没有互通，就没有真正的生态规模。
5.成本与良率学习曲线。任何从「可??拔」转向「封装内」的技术，前期都会遇到成本跃升与产能可预测性问题；唯有当设计工具链、制程与测试三方形成正回??，成本曲线才会按摩尔式的节奏滑落。从产业实务看，2026－2027年将是能否跨过「单位比特成本优势拐点」的决胜期。
策略建议：在不确定中把握确定性
对云端服务商与大型企业使用者：短期可在高密度机柜/交换器节点以「混合部署」方式试点CPO/Optical I/O，聚焦机柜功耗、冷却成本与线缆管理简化带来的TCO实益；中期逐步导入支援光I/O的GPU/加速器平台，把光从机柜边缘推进到封装边缘。
对晶片设计公司：及早把光I/O视为「架构级元件」而非周边，建立与代工/OSAT/光学供应链的协同PDK与测试规格，并预留UCIe光域与管理通道的设计空间。当AI丛集的网路/记忆体墙与冷却墙同时逼近，能效与延迟将成为竞争力比电晶体数更能说服采购的指标。
对台湾供应链：TSMC的平台化与本地科研人才密度，让台湾有机会在「SiPh+先进封装+晶粒生态」上扮演枢纽。无论是耦合结构、光封装治具、光纤/MT??针、或量测自动化设备，都是可切入的利基点。近期国际大厂在台布局矽光研发，也是一记清楚的产业罗盘。
结语：把「I/O」当成产品力，而不只是规格
AI的算力曲线还会往上拱，但真正决定系统边界的，越来越不是核心的FLOPS，而是边缘的 I/O能不能用更少的瓦数、在更短的距离内，搬运更多的bit。矽光子与CPO/Optical I/O的价值，正在於把I/O从「被动配角」变成「主动架构」。当我们把光拉到晶片身边，等於把系统的对话方式升级了一个层级。这不是「是否导入」的选择题，而是「何时、在哪些节点先导入」的时间题。等到大家都换上光驱动的语法时，还在计较铜线的逗点，就真的会慢半拍了。
PIC32-BZ6：新一代高度整合单晶片无线平台
随着智慧设备的射频（RF）设计复杂性日益增加，传统无线解决方案通常需要多晶片组合才能新增功能，或频繁重新设计才能满足不断升级的行业标准。为此，Microchip推出全新高度整...
随着智慧设备的射频（RF）设计复杂性日益增加，传统无线解决方案...
相關作者
相關产业类别
相關关键字
相關网站单元