账号:
密码:
最新动态
产业快讯
CTIMES / 文章 /
以FPGA电路板建构ASIC原型
节省验证时间与开发成本

【作者: Cherman Hung】2006年07月06日 星期四

浏览人次:【5577】

根据一项于2004年12月所进行的调查,询问全球超过两万名的开发人员,关于他们如何利用硬体辅助特殊积体应用电路验证(ASIC verification)。结果发现,目前有三分之一的ASIC设计采用FPGA原型作为验证方法。



即使ASIC设计的尺寸与复杂度不断增加,FPGA不论在容量与效能近来都有更进一步的发展,意味着只要利用单一的FPGA,前述设计中的三分之二都可以模型化。然而,仍有三分之一的设计(也就是所有ASIC设计的九分之一)需要多FPGA原型电路板。
...
...

另一名雇主 限られたニュース 文章閱讀限制 出版品優惠
一般使用者 10/ごとに 30 日間 0/ごとに 30 日間 付费下载
VIP会员 无限制 25/ごとに 30 日間 付费下载

相关文章
FPGA开启下一个AI应用创新时代
专攻低功耗工业4.0应用 可程式化安全功能添防御
以设计师为中心的除错解决方案可缩短验证时间
移动演算法 而非巨量资料
最大限度精减电源设计中输出电容的数量和尺寸
相关讨论
  相关新闻
» 3D IC封装开启智慧医疗新局 工研院携凌通开发「无线感测囗服胶囊」
» 日本SEMICON JAPAN登场 台日专家跨国分享半导体与AI应用
» Nordic Thingy:91 X平台简化蜂巢式物联网和Wi-Fi定位应用的原型开发
» 豪威集团推出用於存在检测、人脸辨识和常开功能的超小尺寸感测器
» ST推广智慧感测器与碳化矽发展 强化於AI与能源应用价值


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2025 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK91900497KSTACUK0
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw