90奈米制程已为业者开发技术的下一个主流，但实际上130奈米仍有许多技术问题有待解决，而业界又匆匆赶往65、45奈米技术开发，因此半导体制程问题彷佛堆积木般，堆得越高，制程反而越不稳定，往往无法提供足够的安全感。由于制程问题繁多，本文只针对铜制程、微影、光罩等重要制程做一概略的讨论，另外简略介绍90奈米制程的发展现况，让读者了解这一新制程的现况。

90奈米发展概况

目前半导体产业进入奈米制程阶段的企业，最著名即为英特尔（Intel）、台积电、联电等。今年8月英特尔发表多项90奈米制程的相关新技术，并且对外表示已利用90奈米制程生产芯片结构及内存芯片，预计明年将于12吋晶圆厂量产。英特尔的90奈米制程，整合7层的铜导线，并结合248奈米、193奈米波长的蚀刻设备。制造长度仅有50奈米的晶体管，比Pentium 4处理器内部60奈米的晶体管长度还小。这些晶体管内含之闸极氧化物的厚度仅有五个原子层（1.2奈米），而细薄的闸极氧化层能提升晶体管的速度。

今年上半年台积电宣布已成功开发90奈米之Nexsys技术平台，很快将导入8吋厂正式试产，试产产品为4M SRAM。尽管台积电试产进度已超越英特尔，台积电却指出，90奈米制程的研究费用，预计高达5000万美元以上（不含光罩设计成本），比传统0.25、0.35微米制程的50万美元成本要高上百倍。由于研究成本过于高昂，台积电与摩托罗拉（Motorola）、飞利浦（Philips）、英飞凌（Infineon）成立90/65奈米两代技术研发联盟，台积电也将派研发小组至法国英飞凌研发中心会合展开研发；目前该研发联盟合作开发CMOS 90奈米等新技术。

联电目前采用130奈米铜制程，为超威（AMD）代工生产CPU产品，双方合作研发的90奈米，预计明年开始试产。英飞凌也加入联电、超威的研发，共同合作开发65/45奈米制造平台技术。另外联电与智原共同开发90奈米及更先进制程之组件数据库。

技术创新已是晶圆厂的生存之道，然而不断追求创新，换来的却是高研发成本，以及永远处于克服制程障碍的处境。光罩价格的飙升以及铜制程技术的困难，就是制程提升所需付出的机会成本之一。

铜制程

铜（Cu）在半导体界的兴起，起缘于传统联机材料铝的电阻率为2.66μΩ-cm，而铜只有1.67μΩ-cm，尤其铜的抗电子迁移性（Electro-migration）较佳，使得兴起的12吋晶圆厂，渐渐以铜制程取代铝材料。台积电于今年8月投资新台币170亿2800万元，以建构12厂90奈米铜制程产能，彷佛铜制程已完全跳入新的制程世代，即将因台积电等大厂的推动下，90奈米铜制程成为市场新主流。

随着铜制程发展，根据The Information Network报告指出，今年半导体铜制程设备市场，将比去年成长27％，明年成长更是高达84％；2001年铜制程设备销售额占全部前端晶圆生产设备比重达10％，预计2002年将成长达14％。据了解，目前12吋及8吋厂并非如外界以为的全采用铜制程，而是部分使用铝制程的方式进行生产，因此明年铜制程市场是否真能成长八成，就看晶圆厂能否克服现有的铜制程瓶颈。

根据业者表示，铜制程之双层镶嵌（Dual-damascene）互链接构的130奈米制程，量产时普遍无法有良好的可靠性，使得良率无法有效提升；除此之外，芯片通过检测后，经过长时间使用，产品的故障率即明显提升。

该制程中有个明显问题，即旁通孔缺陷的形成。有三个机制使旁通孔发生，在嵌刻铜金属层时，容易形成孔隙（Void），而后因电子迁移或热应力移转因素使各个孔隙结合，并且逐渐迁移至金属层底部，形成旁通孔。另一机制也是由于热应力所造成。

以色列Jets Technology公司Uri Cohen和George Tzanavaras在100微米导线铜制程中，提出未来铜制程将以无孔洞（Void-free）方式，填进具有高深宽比（Aspect ratios）的极窄和极深的通孔和沟槽（Trench）；虽然扩展ECD的技术，可以解决孔隙问题，但是从0.18～0.25微米一直到低于100～130奈米的开口，ECD和种晶层（Seed Layers）须克服许多困难。

同样地，为解决问题，IBM微电子部门采用变更设计原则，在部分金属层里设计多余的旁通孔，以解决铜制程中的旁通孔问题，但是该设计方法也需面对如测试、分析、设计布局等方面的问题。

英特尔的「超限度硅晶」（Strained Silicon）技术，采用铜导线搭配低介电材料，将提高晶体管的速度；新制程结合新的含碳氧化物（carbon-doped oxide，CDO）介电材料后，更能提高芯片内部的讯号传输速度，并有效降低芯片的耗电率，明年即可利用此技术，量产「Prescott」的P4处理器。

然而130奈米发展历程仍短，去年曾有的130奈米铜制程问题，并不会因90奈米铜制程的出现，而获得完全的改善。而且铜材料因为市场对铜箔的需求，价格时有波动，未来若铜制程真正完全兴起，铜价格也将会影响半导体市场。但就目前就产业状况来看，铜导线制程仍存有技术困难，如何从130奈米进入90奈米，并且维持高良率、高产量，技术能导入所有的产品，达到高效益、低成本的条件，都是业者急思突破的目标。

微影技术

1965年摩尔博士曾指出微处理器的晶体管密度，每18个月将增加一倍，此即半导体产业著名的「摩尔定律」，然而要跟上此定律，必须不断提升制程技术，其中的制程关键－「微影」技术，却是半导体业者难以降低成本的瓶颈技术之一。由于业界对微影技术的看法不一，有业者认为波长157奈米氟（F2）雷射为未来市场主要光源，许多厂商也大力投入157奈米的研发（解像度约在0.07～0.05微米）。

事实上，65奈米技术的多数设计层，可直接沿用193奈米扫描仪，然而大多数的微影制程问题，关键仍在157奈米上，因为最初的隔离层、闸极层、接触层和第一个金属图案形成层，都需要157奈米技术来完成。

根据2001年美国半导体产业协会公布的微影技术发展蓝图、下一代微影技术委员会的综合数据，真空紫外光光学微影术是未来5年内主要曝光技术，而且以157奈米微影，为目前公认最有可能达成70奈米的量产技术。

今年初有业者表示，目前业界的90奈米制程，仍以193奈米微影设备为主，预计2004年才能真正量产；157奈米设备最快要2005年才能试产，到时相关的所有瓶颈，将能获得解决。然而今年第三季157奈米已有所突破，证明157的后续发展时程需再做调整。

全球半导体技术联盟于今年3月对外表示，157 奈米出现物理技术瓶颈，将延后晶圆厂进入70奈米米制程的时程。但是9月举办的第三届157奈米微影技术国际座谈会，会中有专家指出，157奈米光学微影技术的主要瓶颈已克服，而且半导体产业已计划在65奈米线宽里，导入157奈米微影技术；相关供货商预计2004年，将推出首台157奈米扫描机。

日本半导体产业开发目标则锁定在VUV（Vacuum Ultra-Violet）和电子束投射（EPL）。台积电微影技术研发总负责人林本坚，曾与日本佳能（CANON）共同发表2010年半导体制程达到50奈米以下时，将会使用到的设备及技术。会中林本坚即指出，紫外光源搭配光罩的方式制作微影图案，在50奈米以下制程将遭遇困难，而极紫外光（EUV）、电子束投射（EPL）及无光罩法（ML2）都是可发展的量产微影技术。佳能也表示，将生产相关之微影设备。

2002年9月底美国普林斯顿大学教授暨Nanonex执行长史蒂芬周发表取代传统微影曝光，为生产成本低、速度快的奈米刻印技术（NIL），目前Nanonex已开始生产相关技术设备，并且与台湾辛耘签订合作计划。

尽管157奈米的发展以及其它新微影技术的出现，业者纷纷投入相关的开发研究，但是业者表示，目前8吋制程主要以248奈米氟化氪（KrF）、I-line为主，12吋则以193奈米氟化氩（ArF）为主，但是ArF不适用于70奈米以下制程，因此100～70奈米制程以193奈米电射为主。

高阶光罩

为配合晶圆厂，光罩代工厂也开始进行90奈米光罩研发动作。2002年3月时Photronics已加速投产90奈米光罩，为光罩有衬底层的矩阵图形显像透明板。中华凸版于9月中旬举办光罩奈米技术论坛时表示，该公司已经就90奈米光罩与联电、特许等晶圆代工厂合作，并且将引进新的曝光机，即可在年底完成试产。由于进入90奈米世代后，未来晶圆厂对90奈米光罩需求量大增，加上光罩成本居高不下，据了解，晶圆厂将需要光罩代工厂提供所需光罩。

现今光罩代工厂以6吋光罩为主，光罩代工厂翔准曾因12吋晶圆趋势，考虑过是否光罩也需配合逐步加大，对此翔准表示，光罩越大，使用材料的困难度也随之提高，包括颗粒（Particle）的控制等问题，都需要技术来克服。

光罩大型化后，步进机（Stepper）的Holder也需要更改，否则设备无法进行运作；再者，随着微影技术发展，PSM（相位移光罩）、OPC（光学近距修正光罩）面对光罩的大型化，光线技术将使曝光机的精密度提升，设备成本将无可必免的提高，因此未来光罩厂很难走向尺寸加大的趋势。一套0.13微米高阶光罩价格高达60万美元，一套90奈米光罩价格预计将高达150万美元，光罩成本恐将使90奈米难以达到商业化的目的。

虽然90奈米光罩发展也为半导体产业的重要一环，高阶光罩供货商为翔准先进、中华杜邦、中华凸版，但是就目前光罩发展看来，台湾高阶光罩供货商发展不顺，今年8月即传出高阶光罩产能过剩的消息，而且光罩不断在削价竞争，在厂商获利空间不断缩水下，势必影响供货商对下一世代光罩的投资开发时程。

结语

奈米科技和半导体产业的结合，在21世纪激发出灿烂的新火花，产业革命也营运而生。世界科技趋势潮流已定，奈米尺寸结构组件已展露其对社会的重要性，以及国家发展的迫切性。台湾目前已有工研院、清大、交大等单位，投入相关的基础科学研究，并且努力将现有资源整合，使奈米研究更为彻底。

追求体积小、容量大、功能强大、成本低等，为现今半导体产业追求的市场目标，但也因不断追求体积小、容量大的产品，使得半导体技术走入100奈米以下世界，甚至于量子力学问题也跃居台面。

据Sciscape去年9月报导，乔治亚理工学院的研究人员James Meindl等人，预计2011年一颗芯片的晶体管数将是目前的千倍以上，此即为兆级集成电路（TSI；Terascale integration circuits）。然而TSI的组件规格比现今标准要小得多，比方组件中用来做绝缘的二氧化硅薄膜，该薄膜宽度必需小于1奈米，组件中其它部份宽度也不得超过10奈米。依照现今制程技术来看，根本无法满足TSI的需求，因此开发新的制程、技术、材料等，即为Meindl研究团队认为研发TSI的最佳定论。

奈米材料之晶粒介于1～l00奈米间，当物质小到一定程度时，必须改用量子物理取代传统物理。奈米量子结构可应用于快速组件、光电组件、量子组件及存储元件，比如TSI例子，Meindl指出，量子力学中的不确定原理（Uncertainty Principle）限制了组件的开、关转换速度；信号传递的快慢受到光速（每秒30万公里）的限制。

近来许多公司喜欢与奈米扯上边，把产品的名号前加个奈米，似乎就是前景十足的新产品。然而真正的奈米科技，却已进入科学领域。如果一般社会大众对奈米科技的认识不足，又冒冒然的大胆投资，将会重蹈网际泡沬化的恶运。尤其奈米产品的定义，目前国内并没有统一标准，完全随厂商决定，所以投资人的眼睛得放亮，才不会被错误的信息误导。

新世代的来临，虽然代表的是新的科术进展及科技的大跃进，但是眼前仍有许多困难要走，尤其科技的导师即为科学，台湾的科学不比国外有实力，奈米研究总是跟着他国走，奈米人才又面临缺乏的窘境，因此要如何突破眼前的困境，是产官学界所要面对的问题。