高速差動放大器可以為包含高速類比數位轉換器（ADC）的訊號鏈增加靈活性。差動放大器可以提供各種訊號調節，如增能、阻抗變換以及單端到差動轉換。

ADC通常提供固定增能元件，透過略低於（但是不能高於）滿刻度的訊號驅動時，可以呈現出最佳的性能。當對振幅僅為一個最低階（LSB）的微訊號進行數位轉換時將會產生失真。同樣，將ADC驅動到滿刻度以上也會引起失真。許多ADC都會由於相對很小的超量趨動而損壞。CLC5526是一款多變增能差動放大器，設計用來在驅動高速ADC時提供增能和衰減。由微控制器控制時，可以增加42dB的動態範圍。對於需要低失真、固定增能和直流連接的應用，LMH6550之類的放大器會是理想的選擇。LMH6550之類的差動放大器可用於選擇準確的共模操作點。當與CMOS類比數位轉換器配合時，這兩種放大器都可以提供低阻抗和高驅動能力。

在選擇使用那種放大器來驅動ADC時，首先必須確定需求系統。需要考慮的主要參數包括︰頻寬、失真、平衡誤差和穩定時間。對於寬頻訊號來說，失真通常是決定性的要素。反之，對於窄頻訊號來說，由於失真可以由DSP消除，因此頻寬成為主要考慮的問題。窄頻訊號的特性包括內部調變和頻外諧波失真，而對於寬頻訊號來說，許多諧波失真將進入頻率內。隨後將討論適用訊號和ADC特性的詳細選擇標準。

首先簡要回顧一下ADC的基礎知識。ADC為混和訊號元件同時包括類比電路和數位電路。對於特定應用，ADC的數位部分在固定的取樣頻率（Fs）下工作。取樣頻率決定以下將詳細討論的關鍵工作特性。當對訊號進行數位化處理時，ADC將受到奈奎斯特理論的約束。奈奎斯特理論指出，對訊號取樣所用的頻率至少應該為訊號所含的最高頻率分量的兩倍。這種限制導致訊號混疊。混疊訊號是偏離其真正頻率而出現在ADC中的訊號。混疊訊號是在系統設計過程中必須考慮到、但是卻不一定需要的。(圖一)說明混疊，頻域圖顯示取樣效果。根據應用的不同，混疊訊號的頻率可以高於或低於所需的訊號頻率。使用類比濾波器或選取適當的取樣頻率將會消除混疊引起的失真。

《圖一　奈奎斯特操作》

＜註：注意諧波能量如何混疊到奈奎斯特頻率內。（由LMH6550驅動ADC12L080，取樣頻率 = 64MHz，訊號頻率= 9.8MHz）＞

奈奎斯特取樣

奈奎斯特取樣也許是類比數位轉換器最為經典和普遍的應用。在這種情況下，訊號頻處於直流和ADC的1/2取樣頻率（Fs/2）之間。奈奎斯特理論說明，必須利用取樣頻率至少兩倍於被取樣訊號最高頻率分量（注意這並不適用於調變訊號的載波，只適用於訊號中承載訊息的部分）的ADC將訊號數位化。例如，數位化頻率範圍在300到3000hz之間的通話的語音數據，可以使用一個最小取樣頻率為6khz的ADC。在美國通話數位化的取樣頻率為8khz，分辨率為8bit。

儘管奈奎斯特操作為ADC的最低要求，但它卻使抗混疊濾波器對表現系統性能具有重要意義。而驅動放大器也成為奈奎斯特取樣中極其重要的部分。放大器的0.1dB頻寬必須大於1/2取樣頻率。放大器和ADC應具備相近的失真和高達1/2取樣頻率的雜訊性能。如果放大器被用成主動性濾波器，則其3dB頻寬需要接近於兩倍取樣頻率。通常對於奈奎斯特操作，放大器的所有指標在不低於Fs/2的頻率範圍內應當與ADC的指標相近。對於直流連接訊號或在50 MHz下需要緩衝、對少量固定增能和出色的訊號淨化的寬頻訊號來說，LMH6550之類的固定增能放大器將是最理想的選擇。LMH6550不需要變換器來進行單端到差動轉換。

《圖二　過量取樣，抽樣頻率是奈奎斯特頻率的六倍》

過量取樣

現代的ADC速度非常快，其時脈頻率比訊號頻寬所需的頻率高很多。就叫做過量取樣。過量取樣實際上是奈奎斯特操作的一個子集，因為訊號頻完全在0－Fs/2之間。根據定義若要在過量取樣模式下操作，訊號頻必須遠低於Fs/2。確定過量取樣率數量的方法是用Fs/2除以訊號頻寬。(圖二)中的過量取樣率約為6。這種度量方法也和處理增能相關。適當選取抽樣頻率和中頻，就可以使用更簡單的類比濾波器，還可以確保DSP能消除干擾訊號。過量取樣的另外一個關鍵好處就是驅動放大器只需要在訊號頻內和ADC指標相搭配。

過量取樣的一個主要優點是其後的數位濾波。在訊號的頻率上限和Fs/2之間的整個頻段內都可以進行數位處理。數位濾波器的長處在於調整更方便、結果更準確，並且能夠和其他數位處理（如下頻轉換和解調器）結合。數位濾波器幾乎能夠完全消除訊號頻外的ADC雜訊。由數位濾波帶來的訊噪比改善即稱為處理增能。處理增能通常以dB為單位，是為濾波處理後的雜訊和濾波處理前的雜訊之比。DSP無法消除的是訊號頻內的噪音。增能設置和回應電阻器能夠將放大器所引入的雜訊有效降低。

副取樣

副取樣使用ADC的取樣機制，工作原理類似類比混頻器。非線性混頻是一個非常古老的技術，因外差或超外差接收器而發展起來。

《圖三　副取樣》

@＜註：所有箭頭所示頻率的訊號在輸入到ADC前端之後都將混疊成6 Mhz。＞

如(圖三)所示，如果ADC前端擁有足夠的頻寬，ADC便可以對高頻訊號進行下變頻。在本例中，取樣頻率為52MHz。一個頻率為150 MHz的中頻訊號能夠被下變頻為6MHz。除了圖三中虛線所示頻率下的訊號相位發生反轉（變化180度，更確切的說，頻域組成的實部和虛部互換），儘管載波頻率降低，訊號頻寬和內容也保持不變。

在訊號頻寬遠小於Fs/2的過量取樣配置中常會用到副取樣。透過仔細選取中頻和取樣頻率，ADC後面的DSP便能消除由類比訊號鏈引起的失真以及ADC產生的大部分失真。副取樣能夠帶來與前面過量取樣中所敘述的相同好處。這一點非常重要，因為在高載波頻率下，若要在Fs/2頻率和訊號頻下達到同樣的濾波效果，抗混疊濾波器需要更高的Q值。沒有過量取樣，副取樣就變得不切實際。

《圖四　Fs/2頻率附近的副取樣操作》

@＜註：取樣頻率=64MHz，訊號頻率=38MHz（比Fs/2高6MHz；32－6=26MHz）＞

《圖五　副取樣操作》

@＜註：訊號頻率=146MHz，取樣頻率=64MHz（Fs/2×4=128；146－128=18MHz）＞

(圖五)呈現系統性能執行不良，SFDR僅為32dB。然而在10到28MHz之間有一個頻帶中具有清晰的頻譜，其SFDR為65dB，而且有一個更小的頻帶，它的SFDR高於80dB。GSM系統僅需要200kHz的頻寬。在放大器和ADC之間加入一個簡單的雙極點LC濾波器就能夠降低由驅動放大器帶來的H2、H3和雜訊。而數位訊號處理可以消除大部分失真。

輸入調和（matching）

類比數位轉換器經常面臨惡劣的負載條件：其輸入阻抗通常很高，並具有可變的較大電容元件。同時還可能遇到開關電容器電路或取樣保持電路帶來的電流尖峰。這使得ADC的輸入調和成為一個難題，這也是差動放大器發揮作用的地方。差動放大器的輸出級能夠使電流尖峰變得和緩，同時為準確取樣提供低阻抗源。(圖六)提供驅動ADC的一個典型電路。為確保穩定性，使用兩個56Ω的電阻將ADC的電容負載和放大器隔離。另外電阻形成了低通濾波器的一部分，可以提供抗混疊和降噪音功能。兩個39pF電容有助於使與ADC的內部開關電路有關的電流尖峰變得和緩，同時也是ADC輸入的低通濾波器的重要組成部分。在產生圖四中頻譜的電路中（或圖四中的數據），濾波器的截斷頻率為1/ (2*π*56Ω *(39 pF + 14pF))=53MHz（略小於取樣頻率）。輸入濾波器的頻率回應必須考慮ADC輸入電容，而且作為差動輸入，有效輸入電容應該加倍。同時如圖六所示，許多ADC的輸入電容是ADC轉換週期（取樣與保持）的函數。

電路板設計對於所有的高速電路都是非常重要的。放大器和ADC應該儘可能地放置在一起。放大器和ADC均要求濾波器元件緊密相連。放大器輸出跡線處的寄生負載要最小，且ADC對高頻雜訊非常敏感，而這些雜訊可能由其輸入線路連結產生。同時ADC數位輸出端應當和ADC輸入端以及放大器輸入端相隔離。放大器和ADC輸入碼不可以放置在電源面或地平面之上。電源旁路電容的ESR要低，且需要放置在相關碼2mm範圍內。必要時，最好使用多個通孔。

《圖六　驅動ADC的典型電路》

共模回授

差動放大器的共模回授電路主要優點在於它能夠設置準確的輸出共模電壓。對於大多數ADC來說，為實現完整的動態範圍，共模電壓必須設置為某個特定的值。因為差動放大器本身只放大輸入的差值，因此可以獨立地設置輸出共模電壓，而不會影響增能或差動輸出訊號。

共模回授電路的另外一個優點呈現於放大器要從單端訊號源建立一個完全差動訊號的時候。共模回授電路本質上是形成遺漏的相位輸入訊號。同時，它可以在所需的共模點附近平衡兩個差動輸出級。

《圖七　單電源操作和直流操作點》

值得注意的是，對於緩衝器輸入碼和輸出共模電壓操作點而言，共模回授電路可以看作單位增能緩衝器。其公式為Vocm=（V+out + V-out）/2，這說明兩個差動輸出電壓相對於輸出共模電壓（Vocm）來說，數量相同而相位卻相反。(圖七)為一個單電源操作的典型架構，以及計算共模回授網路效果的公式。本例中，Vcm是對共模回應緩衝器的輸入，Vocm則是共模輸出或者共模回授緩衝器的輸出。當採用帶有單電源（例如，用0V和+5V，而不是 +-5V）的差動放大器時，輸入共模操作點將成為系統設計的關鍵要素。在單電源操作中，增能和輸出共模電壓的設置均會受到限制。（作者為NS美國國家半導體應用工程師）