而主記憶體主要是由動態隨機存取記憶體（DRAM）組成，此種記憶體被歸納為揮發性（volatile）記憶體，也就是說一但電源關閉此種記憶體所儲存的資料會全部消失不見。所以當電腦關機後所有在主記憶體的資料會同時消失；等到下次開機時還是必須花同樣的時間把資料再從硬碟傳到主記憶體上。如果可以把電腦的主記憶體換成非揮發性的隨機存取記憶體（non-volatile RAM），那麼當開機時電腦會因為主記憶體上的資料依然存在而會馬上進入上次關機時的畫面，因此可以省掉傳統開機所需要耗費的時間而達到所謂及時開啟（instant-on）的特性。

現有的非揮發性隨機存取記憶體以快閃記憶體（flash）為主，不過因為此記憶體的寫入速度太慢（約1ms）以及讀寫次數壽命太短（約106次），所以並不適合作為個人電腦中的主記憶體。新一代的磁性隨機存取記憶體（MRAM）不僅擁有flash的非揮發特性，DRAM的高集積度以及SRAM的高速存取特性（<50ns）；同時MRAM還具有相當高的的讀寫次數壽命（1012次），幾乎是兼具現有三大記憶體的優點。若以MRAM作為個人電腦中的主記憶體，將有機會達成上述instant-on的迷人特性，而這還只是其中的一個好處而已。

磁性記憶體的原理

事實上磁性記憶體具備了三大記憶體的優點。MRAM的單元細胞是由一個電晶體與磁阻所構成，所以磁性記憶體的密度與容量是可以與DRAM相當的。同時磁性記憶體是利用電子自旋的特性作為儲存信號的基礎，因此操作的速度可以比SRAM還快。而且MRAM也是一個非破壞性的讀寫，因為它是透過磁場來改變自旋的方向。最重要的是MRAM與快閃記憶體（Flash）一樣，都是屬於非揮發性記憶體。

在MRAM發展初期所使用的磁阻元件是被稱為巨磁阻（GMR）的結構，此結構是由上下兩層磁性材料，中間夾著一層非磁性材料的金屬層所組成。GMR結構因為在代表「1」與「0」的訊號間差異不大而容易在讀取訊號時受到雜訊的干擾，因此需要比較複雜的讀取電路設計及較長的訊號讀取時間。再者，由於GMR元件的阻值遠低於同尺寸的串接電晶體阻值，因此需要藉由加大電晶體的尺寸才能有效偵測出GMR元件的阻值變化，但是如此一來就很難達到高密度記憶體的應用。

穿隧磁阻（TMR）元件是繼GMR元件之後被廣泛應用於磁性記憶體中，TMR元件因為具有較大的訊號變化量以及與同尺寸的串接電晶體阻值有較佳的匹配性，因此受到相當大的注目。TMR元件與GMR元件最大的差異在於隔開兩層磁性材料的是氧化鋁絕緣層而非金屬層；再者TMR元件是一個垂直式導通的結構，也與GMR的水平式導通截然不同。TMR元件是藉由磁場調變上下兩層磁性層的磁化方向成為平行或是反平行來建立兩個穩定狀態，在反平行狀態時通過此元件的電子會受到比較大的干擾因此反應出較高的阻值；而在平行狀態時電子受到的干擾較小得到相對低的阻值。不論是在高阻值態或是低阻值態，除非受到夠大的磁場強度影響，否則TMR元件並不會改變原來的狀態，此即為非揮發性記憶元件的要素。

《圖一　GMR與TMR元件結構圖》

TMR元件可以透過內部金屬導線所產生的磁場強度來改變不同的阻值狀態，並藉此紀錄 「1」與「0」的訊號，如(圖二)所示。由於TMR元件是在完成前段製程後才加入，因此在與CMOS的製程整合上要單純許多。不過磁性材料畢竟對半導體製程來說還是相當的陌生，除了急需建立對應的關鍵製程外，還需要克服新材料可能衍生的污染疑慮。

《圖二　MRAM資料儲存原理》

資料來源:資料來源：Motorola

在磁性記憶體中除了負責儲存訊號的單元外還需要一種稱為參考位元（reference cell）的結構，此參考位元基本上也是由數個TMR元件所組成，其等效的阻值介於「1」與「0」之間，在每次讀取訊號單元內的資料後都必須與參考位元作一比較以確認資料為「1」或「0」。這是因為TMR元件的阻值均勻性相當難控制；舉例來說TMR元件中的氧化鋁絕緣層厚度若變動0.2～0.3nm，阻值變動可能高達10倍之多，因此必須在一定的範圍內插入一組參考位元作為訊號單元的比較基準以防止訊號判讀錯誤。

MRAM發展現況與技術挑戰

目前MRAM的技術進展仍以美國廠商較為領先。Motorola於2002年VLSI會議中發表以0.6μm CMOS製程製作出1 Mb MRAM雛形產品，其中訊號讀取時間可以縮短至50ns，Motorola並規劃在2004年推出4Mbit產品。

《圖三　Motorola發表的1Mbit MRAM產品》

資料來源:資料來源：Motorola；VLSI 2002

IBM投入MRAM技術的開發已有相當長的時間，在今年（2003）VLSI會議中首度展示以0.18μm CMOS製程開發出的128Kb MRAM，將MRAM製程技術向前推進了一大步。此外IBM與Infineon於2000年開始展開策略合作，同時在2003年宣布將授權法國Altis進行MRAM產品的量產技術。IBM也預期在2005年可以推出256Mbit的產品。

日本廠商雖然在MRAM產品化技術落後於美國，不過最近有急起直追的跡象，NEC與Toshiba最近宣佈將攜手合作以量產下世代磁性記憶體為目標，預估投入的金額為100億日圓。同時在2002年ISSCC國際會議上NEC與Toshiba聯合發表cross-point架構的512Kb MRAM，此架構因為省掉了電晶體的搭配所以可以將MRAM的單元細胞縮小至4F2（F代表feature size），遠低於Motorola所發表的20F2。不過也因為少了電晶體的作用，因此無法有效隔絕非選定單元的傳導路徑而需要設計比較複雜的讀取訊號動作，使得讀取訊號的時間高達1μs。

韓國三星電子憑藉著在DRAM與Flash兩大記憶體的成功經驗，積極投入磁性記憶體技術的研發，希望能延續在記憶體技術的領先優勢。三星電子在2002年IEDM會議上發表以0.24μm CMOS製程成功開發出的64Kb MRAM，同時提出一新型的參考位元設計，使得參考位元可以操作在更高的偏壓範圍。

雖然MRAM製程技術在這幾年有很大的進展，但是仍有一些製程瓶頸仍待努力。首先是TMR元件的阻值均勻性，如果從電路設計的觀點來看，最好整片晶片內的阻值均勻性能控制在5％的變異量之內，而要達到這樣的要求就必須努力讓TMR元件裡的穿隧絕緣層（AlOx）厚度變異量控制在0.3％以內，對於薄膜工程來說這是相當嚴苛的要求。

《圖四　穿隧絕緣層厚度變異量示意圖》

磁性材料的蝕刻製程是另一個製程瓶頸，在磁頭工業中大都是採用離子束轟擊（IBE）的方式來進行磁性材料的蝕刻，但是此製程方法對於不同材料的蝕刻率選擇比偏低因此並不適用於整合製程。後來陸續發展出反應式氣體蝕刻（RIE）製程，對於蝕刻率選擇比與蝕刻率的控制都有大幅的進步。但是蝕刻的過程中造成元件側壁的殘留物堆積卻是難以避免，此側壁堆積物大都為導電物質因此會造成元件的短路。利用Stop on AlOx（SOA）兩段式的蝕刻，如(圖五)所示，可以切斷側壁堆積物的傳導路徑並藉此避免元件的失效。

《圖五　一般製程與SOA製程結構示意圖》

再者，TMR元件在高溫的環境中往往會喪失原有的磁特性因此須配合開發穩定的低溫整合製程。降低寫入功率是各家廠商急待改善的特性，Motorola在早期的設計中仍須透過5mA+6mA的電流來寫入訊號，對於記憶體的應用來講此功率損耗仍屬偏大。透過在金屬導線的外圍覆蓋高透磁率的材料可以使磁力線更集中於靠近元件的位置，藉此提高電流產生磁場強度的效率。最近的研究成果顯示利用此製程技術可以降低所需的電流約50％，改善的效果相當顯著。不過此製程並非標準的CMOS製程，可靠性及穩定性仍需進一步驗證。

未來展望

磁性記憶體因為兼具三大記憶體的優點，所以被稱為下一代的夢幻記憶體。如何在現有的應用領域找到一個切入點是大家思考的重點。以MRAM取代現有的SRAM，面積馬上就可以節省一大半（相同容量的SRAM面積幾乎是MRAM的六倍大）。此外在可攜式電子產品中以往需要SRAM＋Flash的記憶體組合，未來也僅需要MRAM就可符合電子產品對記憶體在速度以及非揮發特性上的要求。再者在前文中提到的即時開啟特性也是MRAM可以創造出產品差異性的地方。

我國在磁性記憶體的研究比美、日等先進國家落後多年。但是磁性記憶體產品要正式商品化至少還要二到四年的時間，所以我們還有急起直追的空間。又自旋電子技術日趨成熟及具主導未來產品市場的潛力，世界各大公司也正積極投入研發並期望能搶進市場先機，這也使得我們對磁性材料與CMOS的技術開發時程更覺迫切性，若能及早投入MRAM與自旋電子技術的研究，則可確保日後臺灣繼半導產業後另一波產業的優勢。（作者任職於工研院電子所）