Altera宣布推出收发器FPGA,低成本的Arria GX系列,支持速率2.5Gbps的PCI Express(PCIe)Chip to Chip模式、Gigabit以太网络(GbE)和Serial RapidIO(SRIO)标准。Arria GX系列含有5个型号,采用台积电(TSMC)的90奈米制程,密度范围在21,580至90,220逻辑单元(LE)之间,含有4.5Mbits的嵌入式内存以及176个乘法器。
Altera亚太区市场总监梁乐观 |
Altera亚太区市场总监梁乐观表示,此产品的三大优点为:第—,采用成熟制程的收发器技术。其次,价格非常低。第三,保持最佳讯号完整性,该系列的每一型号都采用覆晶封装。在应用方面,可以支持各种无线、固网、计算机、储存及工业应用。而在设计环境部分,包括软件工具、完整的特征报告、参考设计以及经过验证的IP内部核心,满足兼容性和通用性要求,同时还提供专用通讯协议开发工具包。
通讯和计算机技术的融合堆动了PCI Express、Gigabit以太网络与Serial RapidIO等通讯协议在低成本市场上的应用,收发器桥接和端点应用的低成本FPGA需求量提高,过去的研发人员,在低成本的考虑上,只能使用特定应用标准产品(ASSP)或低成本的FPGA来连接外部的物理层(PHY),然后在实现不同组件之间的通讯。此结果导致设计时间延长、组件成本提高与电路板面积无法缩小等缺点。而Arria GX可以简化收发器的设计过程,实现通讯协议与既有组件以及模块之间的桥接,甚至可以用来做为新CPU与序列界面DSP的协处理器。梁乐观指出,Arria GX作为端点时,可连接至CPU或者DSP组件来提高处理能力,而在桥接应用中,则可以连接既有模块与采用PCI Express、Gigabit以太网络与Serial RapidIO通讯协议的组件。
另外,由于讯号完整性非常重要,单一组件需要桥接多种通讯协议,连接快速切换的并行总线,如使用引线接和其他封装技术去实现多个收发器与内存界面,在连接时容易出现讯号完整性问题,因此Arria GX用覆晶封装技术。覆晶封装技术是一种将晶面朝下并藉由金属凸块与承载基板接合的集成电路封装体,覆晶封装体的承载基板与芯片间,必须是一对一匹配,这样才能将芯片上的电极与基板的电极精准接合。此外,覆晶封装与传统封装有结构上的变革,最大不同在于传统封装采用金线,当作与导线架的连接导线,覆晶封装则是采用锡铅凸块当作与覆晶基板的连接点。覆晶封装可以提高芯片I/O的密度,还可以控制噪声的干扰,对于组件电性的效能、优异的散热性能、与封装外型的薄度都有高度的改善。
日前Altera曾对其FPGA用户进行的一项调查显示,人们开始大量使用市场上的IP来代替自己的开发工作。而Arria GX则是完全自行开发(In house),梁乐观表示,IP的趋势仍是走向商品化,只有这个产品,Altera走向自行开发,其他的产品仍是与许多厂商分工合作,不全然是自行开发。