前达科技2000年台湾电子设计自动化研讨会(Avant! Taiwan DAC 2000)将于7月11日上午假新竹凯撒饭店登场。前达表示，21世纪是资讯电子爆炸的时代，电子产业与电子设计自动化(EDA)产业则是半导体业发展的主要推手。专精于EDA领域的前达于会中将针对系统单晶片(SOC)提出最佳时序收敛方案(Optimal Timing Closure)，并展示SinglePass深次微米实体设计方案。另外，前达也将就所提供的SinglePass整合解决方案,包括HDL设计分析及VDSM实体设计合成，提出IC设计层级化的想法。

时序收敛(Timing Closure)、讯号整合(Signal Integrity)及功率整合(Power Integrity)三者互相影响且同时深植在设计流程的实体面。随着IC设计复杂度的增加，深次微米(VDSM)集成电路设计自动化工具、流程方法以及可重复使用的IP之间，存在潜在的设计落差问题。另外，当技术升级到0.18微米以下，每个芯片的逻辑闸(gate counts)数目将越来越增加，发展单芯片系统时，实质系统即必须整合许多各式各样相异的组件，如此一来，在IC设计上会面临缩小尺寸、内建软件、以及高阶整合等的多重挑战，再加上实时上市、高效能、高生产力之市场需求，对于厂商是很大的考验。

和其他厂商对讯号及电源整合之独立分析或有限的整合不同，前达所提供的方法为实体的设计工具做了一全面的整合。前达提供设计收敛的整合方法如下：Apollo-ll：实体执行、Saturn-in-Apollo：VDSM逻辑及布局优化、Mars-Xtalk-in-Apollo：讯号整合、Mars-Rail-in-Apollo：功率整合。这四种工具软件建立在相同的静态时序分析上，并可以同时与Milkyway数据库整合，降低耗时的数据转换时间同时显著提升设计的生产力，提供最佳的时序收敛，大幅缩短产品上市时间。