帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 新聞 /
聯電與Cadence共同開發3D-IC混合鍵合參考流程
 

【CTIMES/SmartAuto 陳復霞 報導】   2023年02月01日 星期三

瀏覽人次:【1740】

聯華電子與益華電腦(Cadence)於今(1)日共同宣布以Cadence Integrity 3D-IC平台為核心的3D-IC參考流程,已通過聯電晶片堆疊技術認證,助力產業加快上市時間。

聯電的混合鍵合解決方案可整合廣泛、跨製程的技術,支援邊緣人工智慧(AI)、影像處理和無線通訊等終端應用的開發。雙方此次在晶圓對晶圓堆疊技術上的合作,採用聯電40奈米低功耗製程,以Cadence Integrity 3D-IC平台驗證該設計流程中的關鍵3D-IC功能,包括系統規劃和智能凸塊(bump)的創建。經由Cadence的Integrity 3D-IC平台,可將系統規劃、晶片與封裝實現以及系統分析整合在單一平台上。

聯電元件技術開發及設計支援副總經理鄭子銘表示:「成本效益和設計可靠度的提升是聯電混合鍵合技術的兩大主軸,同時也是此次與Cadence合作所創造的成果與優勢,未來將可讓共同客戶享受3D設計架構所帶來的優勢,同時大幅減省設計整合所需時間。」

Cadence數位與簽核事業群研發副總裁Don Chan表示:「隨著物聯網、人工智慧和5G應用的設計複雜性不斷增加,晶圓對晶圓堆疊技術的自動化對晶片設計工程師來說日益重要。Cadence 3D-IC設計流程及Integrity 3D-IC平台已經最佳化,結合聯電的混合鍵合技術,為客戶提供全面的設計、驗證和實現解決方案,讓客戶能自信地創建和驗證創新的3D-IC設計,同時加快上市時間。」

此參考流程以Cadence Integrity 3D-IC平台為核心,建立在高容量、多技術分層的資料庫上。該平台可針對完整3D設計專案,將設計規劃、實現和系統分析,統整在一個管理平台中。

在設計初期,即可針對3D堆疊中的多個小晶片一併進行熱完整性、功耗和靜態時序設計和分析。參考流程還支持系統層級、針對連接精確度的佈局驗證(LVS)檢查、針對覆蓋占比和對齊度檢查的電氣規則檢查(ERC),以及針對3D堆疊晶片設計結構中熱分佈的熱分析。

關鍵字: 3D-IC  聯電  益華電腦(Cadence
相關新聞
Cadence獲頒贈綠色系統夥伴獎 肯定協助台灣產業邁向綠色永續
台積電擴大與Ansys合作 整合AI技術加速3D-IC設計
智原科技利用Ansys多重物理分析增強3D-IC設計服務
【東西講座】3D IC設計的入門課!
Cadence:AI 驅動未來IC設計 人才與市場成關鍵
comments powered by Disqus
相關討論
  相關文章
» 掌握石墨回收與替代 化解電池斷鏈危機
» 3D IC 設計入門:探尋半導體先進封裝的未來
» SiC MOSFET:意法半導體克服產業挑戰的顛覆性技術
» 意法半導體的邊緣AI永續發展策略:超越MEMS迎接真正挑戰
» 光通訊成長態勢明確 訊號完整性一測定江山


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.3.149.214.223
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw