帳號:
密碼:
最新動態
 
產業快訊
CTIMES/SmartAuto / 新聞 /
突破DRAM物理極限 鎧俠發表8層堆疊氧化物半導體通道電晶體技術
 

【CTIMES/SmartAuto 籃貫銘 報導】   2025年12月14日 星期日

瀏覽人次:【1203】

記憶體廠鎧俠(Kioxia)日前宣布,已開發出極具堆疊潛力的氧化物半導體通道電晶體技術,這將推動高密度、低功耗3D DRAM的實際應用。該技術於12月10日在美國舊金山舉行的IEEE國際電子元件會議(IEDM)上發表,不僅證實了8層堆疊電晶體的運作,更可望降低包括AI伺服器和IoT物聯網元件在內的廣泛應用功耗。

/news/2025/12/14/0938123960S.png

在人工智慧(AI)時代,市場對於大容量、低功耗且能處理巨量資料的DRAM需求日益增長。然而,傳統DRAM技術正面臨記憶體單元尺寸縮小的物理極限,促使業界轉向研究3D堆疊技術以增加容量。若沿用傳統DRAM以單晶矽作為堆疊記憶體單元的通道材料,將導致製造成本大幅上升,且更新(Refresh)記憶體單元所需的電力也會隨著容量增加而成正比上升。

繼去年IEDM發表採用氧化物半導體垂直電晶體的OCTRAM技術後,鎧俠今年進一步展示了可實現OCTRAM 3D堆疊的技術。這項新技術透過堆疊成熟的氧化矽和氮化矽薄膜,並將氮化矽區域替換為氧化物半導體(InGaZnO),能同時形成多層水平堆疊的電晶體。此外,鎧俠也導入了能縮減垂直間距的新型3D記憶體單元結構,這些製程與結構有望克服記憶體單元3D堆疊的成本挑戰。

得益於氧化物半導體的低漏電流特性,新技術預期能顯著降低更新功耗。鎧俠透過替換製程形成的水平電晶體,已展現出高導通電流(超過30μA)和極低漏電流(低於1aA,即$10^{-18}$A)的優異性能,並成功製造出8層水平電晶體堆疊結構,確認了其運作的可行性。鎧俠表示,將持續進行研發,以期早日實現3D DRAM在實際應用中的部署。

關鍵字: DRAM  鎧俠 
相關新聞
三星發表10奈米以下DRAM技術 結合CoP架構與耐熱新材料
DDR4現貨價格短短兩週飆漲100% 背後原因曝光
生成式AI為中國記憶體產業崛起帶來契機 可望在中低階市場站穩根基
盧超群:以科技提高生產力 明年半導體景氣謹慎樂觀並逐步成長
Crucial擴展DDR5 Pro電競記憶體產品組合 為遊戲玩家提供更快速度
相關討論
  相關文章
» AI PC時代來臨 NPU成為十年來最重要架構革命
» 半導體技術如何演進以支援太空產業
» MCU專案首選六大供應商排名暨競爭力分析
» 使用Microchip CEC1736 Trust Shield晶片作為AI伺服器信任根(RoT)
» 全頻段GNSS在高精度定位應用中的技術價值


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2026 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.216.73.216.91
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw