Cadence Design Systems, Inc.宣布正与台积电紧密合作加速 3D-IC 多晶片设计创新。作为合作的一部分，Cadence Integrity 3D-IC 平台是业界第一个用于 3D-IC 设计规划、设计实现和系统分析的完整统一平台，支持台积电 3DFabric 技术，即台积电的 3D 矽堆叠和先进封装的系列技术。

此外，Cadence Tempus时序签核解决方案已优化升级，支持新的堆叠静态时序分析 (STA) 签核方法，从而缩短设计周转时间。受惠于这些最新的里程碑，客户可以放心地采用 Cadence 3D-IC 解决方案和台积电的 3DFabric 技术来创建具有竞争力的超大规模运算、移动和汽车应用。

Cadence的3D-IC解决方案支持台积电的完整3D矽堆叠和先进封装技术，包括InFO、CoWoS和系统级整合晶片（TSMC-SoIC )。 3D-IC 解决方案为 Cadence 智慧系统设计策略之一，推动了SoC的设计卓越。

Cadence Integrity 3D-IC 在一个统一的平台上中提供 3D 晶片和封装规划、实现和系统分析。这让客户可以简化 3D 矽堆叠的多晶片设计规划、实现和分析，同时优化工程生产力、功率、性能和面积 (PPA)。此外，该平台还具有与 Cadence AllegroR封装技术和 Cadence VirtuosoR平台整合的协同设计功能，可支持实现完整的 3D 整合和封装。

为了进一步让客户受益，Cadence 分析工具与 Integrity 3D-IC 平台紧密整合，并与 TSMC 3DFabric 技术无缝协作，实现系统驱动的PPA目标。例如，Tempus 时序签核解决方案结合了快速自动芯片间 (RAID) 分析，这是 Cadence 3D STA 技术的一部分，可帮助客户创建具有准确时序签核的多层设计。

Cadence Celsius热解算器支持多晶片堆叠、SoC 和复杂 3D-IC 的分层热分析。在分层分析中，热点使用更精细的网格进行建模，这使客户能够实现运行时间和准确度目标。 Cadence Voltus IC 电源完整性解决方案为客户提供热、IR 压降和cross -die电阻分析，以实现设计稳健性。

台积电设计基础架构管理事业部副总裁Suk Lee表示:「台积电与 Cadence 的合作代表了 Integrity 3D-IC 平台以及签核和系统分析工具支持台积电先进的 3DFabric 晶片整合解决方案，为我们的共同客户提供灵活性和易用性，我们与 Cadence 长期合作的结果使设计人员能够充分利用台积电先进制程和 3DFabric 技术在功率、效能和面积方面的显著改进，同时加快差异化产品的创新。」

Cadence资深副总裁暨数位与签核事业群总经理滕晋庆(Chin-Chi Teng)博士表示: 「通过研发团队努力推出的 Integrity 3D-IC 平台支援台积电 3DFabric 技术，我们正在推进与台积电的长期合作，并促进多个新兴领域的设计创新，包括 5G、人工智慧和物联网。台积电的 3DFabric 产品与 Cadence 的整合式高容量 Integrity 3D-IC 平台、Tempus 时序签核解决方案、Allegro 封装技术和 3D 分析工具相结合，为我们的共同客户提供了一个有效的解决方案来部署 3D 设计和分析流程，以创建强大的矽堆叠设计。 」