Rambus宣布Panasonic已获授权使用Rambus的DDR3内存控制器接口解决方案，运用于其消费性电子产品系统LSI实务。此一完全整合式宏功能芯片单元架构提供控制器逻辑与DDR3 DRAM装置之间的物理层（PHY）接口，数据传输率最高可达1.6 Gbps。

为创造大量生产与第一次试产即成功的可靠系统环境，Rambus DDR3内存架构整合专利的Rambus创新技术，包括以频率精确校准芯片数据的FlexPhase频率调整电路、可校正的输出驱动能力（Calibrated output drivers），以及芯片上的终端电阻（on-die termination）。

Rambus接口解决方案提供全方位的架构与系统设计，以及设计模型与整合工具。此一解决方案包括 GDSII参考数据库、频率模型（timing model）、布局验证电路表（layout verification netlist）、逻辑闸层次模型（Gate Level Model）、区块配置与绕线布局略图（place-and-route outline），以及配置准则。