安謀國際（ARM）與益華電腦（Cadence Design Systems）日前發表以Cadence Encounter數位IC設計平台為基礎的ARM-Cadence參考方案。該參考方案內含訊號完整設計流程，結合CeltIC串音分析與修正、VoltageStorm電力網路分析，以及Encounter平台的核心技術。

ARM指出，ARM-Cadence參考方案是一套經過壓縮包製的參考流程，為ARM合作夥伴廠商提供可預測的RTL-to-GDSII建置技術，具備可預測的效能、功率、以及元件佔用空間。參考流程亦提供SoC整合作業運作所需的精準抽象層模型。新推出的ARM-Cadence參考方案運用所有Cadence Encounter平台技術，其中包括日前併購的Verplex Conformal邏輯等效檢查器。

ARM EDA部門行銷經理Noel Hurley表示，「此套流程技術參考方案是由ARM與Cadence共同研發，能夠協助雙方客戶充分地彈性運用ARM的軟體IP，同時降低發生訊號不完整的可能性，以確保達到預測的效能，並縮短矽元件的整體研發時間，對雙方客戶來說是技術上的一大突破。」

Cadence協力廠商策略專案部門副總裁Jan Willis表示，「具備能夠迅速在可預測時程模式下建置ARM軟體IP，是現階段奈米元件設計的關鍵。ARM-Cadence參考方案提供支援新一代的設計所需的技術，是Cadence與ARM共同的合作成果，協助我們的客戶改進其矽元件設計鏈的效率。」