全球可編程邏輯元件領導廠商-Xilinx(美商智霖公司)正式在台介紹配備有全數位型核心的全新CPLD解決方案CoolRunner-II RealDigital CPLD。CoolRunner-II CPLD不僅同時提供無須折衷的高效能與超低功率的絕佳組合，低廉的成本亦是完全符合現今系統設計業者日益成長的需求。CoolRunner-II系列架構的密度從32至512個巨集電路元，可達到300MHz的效能，針腳間的延遲僅有3.5奈秒（ns），具有低於100 micro amp (<100μA)的待機電流。

Xilinx美商智霖總裁暨執行長Wim Roelandts表示，「CoolRunner-II CPLD實現我們在單一元件中提供前所未有的效能與超低耗電的目標。Xilinx設計的CoolRunner-II CPLD不但能滿足現今網路、電信、以及可攜式系統設計業者持續成長的需求，同時也為可編程元件提供及時上市的優勢，及遠低於其它低功率元件的價格。」

該公司表示，就長期而言，全數位的設計模式提供的優點包括可擴充性、支援未來持續縮小的晶片規格與成本、提高元件密度與效能、以及降低耗電率等。

掌上型運算裝置供應商HandEra公司硬體研發部副總裁Doug DeVries表示：「至今，CPLD供應商仍必須犧牲低耗電的特性方能達到高效能。CoolRunner-II將為市場上題供兼顧兩大優勢且具價格競爭力的產品。」

現今數位產品設計業者要求更高的效能以及整合度更高的半導體元件。CoolRunner-II CPLD提供各種先進的系統功能因應這方面的需求，其中包括可編程I/O功能、時脈管理、設計防護機制、以及各種封裝選項。

CoolRunner-II 先進I/O介面功能，完全支援各種系統連線機制，涵蓋低功率消費性產品一直到尖端電信與網路設備。I/O解決方案包含實體層介面與各種通訊協定，能提升系統介面的傳輸頻寬。CoolCLOCKO時脈管理方案結合一組除頻器與倍頻器，分別負責降低流入的訊號時脈以及倍增流出的訊號時脈，以維持相同的效能水準同時降低內部耗電量。

由於現今電子產品市場充斥大量的應用系統，業者需要完善的設計保全機制。系統設計師需要防範其它競爭對手窺視其程式碼。CoolRunner-II提供的四層式設計保全設計，將資料深埋在裝置的保護層底下，並分散至晶片中的各個角落，讓外界無法偵測出設計內容。其一系列封裝方案，支援各種不同的應用環境。設計人員可選擇不同規格的晶片封裝，支援各種可攜式與要求小空間的應用裝置，或是針對要求低成本的應用系統選擇表面附著封裝，以及針對高效能應用裝置選擇324針腳的BGA封裝。CoolRunner-II 系列方案均獲得Xilinx免費版ISE WebPACKO 與WebFITTERO網際網路型設計軟體的支援。Xilinx WebPACK軟體讓設計人員能免費取得搭配HDL與ABEL合成與模擬功能的全功能桌上平台解決方案。以網際網路為基礎的Xilinx WebFITTER設計軟體亦可讓設計師獲得免費的CPLD設計調整工具，使用CoolRunner-II 與所有的Xilinx CPLD評估設計專案。除了免費下載的軟體外，Xilinx亦提供4.1i版的整合軟體環境(ISE)系列軟體工具。

ISE 4.1i為的可編程邏輯研發系統，包含ProActive Timing Closure技術並整合多項支援先進邏輯設計的EDA工具。最初投產的XC2C64 (64組巨集電路元)裝置現已開始供貨，其餘五種密度規格的裝置預計將於隨後兩季陸續推出。