前達科技2000年台灣電子設計自動化研討會(Avant! Taiwan DAC 2000)將於7月11日上午假新竹凱撒飯店登場。前達表示，21世紀是資訊電子爆炸的時代，電子產業與電子設計自動化(EDA)產業則是半導體業發展的主要推手。專精於EDA領域的前達於會中將針對系統單晶片(SOC)提出最佳時序收斂方案(Optimal Timing Closure)，並展示SinglePass深次微米實體設計方案。另外，前達也將就所提供的SinglePass整合解決方案,包括HDL設計分析及VDSM實體設計合成，提出IC設計層級化的想法。

時序收斂(Timing Closure)、訊號整合(Signal Integrity)及功率整合(Power Integrity)三者互相影響且同時深植在設計流程的實體面。隨著IC設計複雜度的增加，深次微米(VDSM)積體電路設計自動化工具、流程方法以及可重複使用的IP之間，存在潛在的設計落差問題。另外，當技術升級到0.18微米以下，每個晶片的邏輯閘(gate counts)數目將越來越增加，發展單晶片系統時，實質系統即必須整合許多各式各樣相異的元件，如此一來，在IC設計上會面臨縮小尺寸、內建軟體、以及高階整合等的多重挑戰，再加上即時上市、高效能、高生產力之市場需求，對於廠商是很大的考驗。

和其他廠商對訊號及電源整合之獨立分析或有限的整合不同，前達所提供的方法為實體的設計工具做了一全面的整合。前達提供設計收斂的整合方法如下：Apollo-ll：實體執行、Saturn-in-Apollo：VDSM邏輯及佈局最佳化、Mars-Xtalk-in-Apollo：訊號整合、Mars-Rail-in-Apollo：功率整合。這四種工具軟體建立在相同的靜態時序分析上，並可以同時與Milkyway資料庫整合，降低耗時的資料轉換時間同時顯著提昇設計的生產力，提供最佳的時序收斂，大幅縮短產品上市時間。