为了拓展在安全监控市场的FPGA解决方案，Altera昨（23）日宣布，推出第一个可在单颗FPGA上运行的高画质（HD）安全监控网络（IP）摄影机参考设计。这个解决方案具有Altera低成本的Cyclone III或Cyclone IV FPGA，和来自Eyelytics公司的硅智财，以及由Apical公司所支持的AltaSens 1080p60 A3372E3-4T与Aptina的720p60 MT9M033高画质宽动态范围（WDR）CMOS影像传感器。

相较于以往所采用的传统数字信号处理器与ASSP架构，这个全套式解决方案可让安全监控设备制造商能够缩减电路板面积，降低功率消耗，增加灵活性与减少开发时间。

传统的数字信号处理器与ASSP，并不具备接受来自1080p与720p宽动态范围CMOS传感器，产生的较大带宽数据所需的处理能力（举例来说，一个完全高画质的影像光栅是2200x1125画素 x 每个画素16+位 x 每秒60格，将产生大于2 Gbps的带宽）。Altera的Cyclone产品系列FPGA可提供应用所需的带宽与处理效能，能够处理当今高画质宽动态范围CMOS影像传感器所产生的庞大数据。

在以往的设计中，高画质宽动态范围摄影机系统在当数字信号处理器或ASSP在处理「后端」的视讯编码时，仍需要FPGA来执行「前端」的数据处理，现在，所有的这些芯片都可以用单颗Altera FPGA来取代。

Altera的高画质安全监控网络摄影机参考设计的功能包括：

•Apical的影像讯号处理（ISP）结合了同等级中最佳的宽动态范围处理「iridix」图像处理引擎，具有先进的瞬间与空间噪声减噪能力

•供Altasens A3372E3-4T宽动态范围模式使用的「棋盘式解马赛克」核心

•「3A（Auto，自动）」功能，像是在Altera的Nios® II嵌入式软式核心处理器上以软件方式实行自动曝光与自动白平衡

•Eyelytics的H.264视讯编码，具有每秒30格的720条逐行扫描编码，或是在主要编码规模（main profile）下实行每秒15格的1080条逐行扫描编码

•Altera的三倍速Ethernet MAC硅智财核心

由于可以排除掉对数字信号处理器或ASSP的需求，并可结合所有的这些功能到一颗Altera FPGA之中，因此设计师可以缩减电路板面积，得以获得成本与功率消耗上的好处，Altera的单芯片解决方案可比先前的设计缩减超过50%的功率消耗。

Altera表示，在这个参考设计中搭配了广泛多样的硅智财，让设计师能够专注在摄影机的开发，可缩短开发过程超过一年的时间，所有的摄影机设计师都可以为他们所需的特定功能来客制化FPGA，像是增加自己的软件来进行动态侦测，以及进行平移、倾斜与缩放控制。