账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 產品 /
Cadence推出台积90奈米RF制程设计套件
针对Cadence Virtuoso客制化设计平台

【CTIMES/SmartAuto 賴孟伶报导】   2007年01月05日 星期五

浏览人次:【2778】

电子设计与创新厂商Cadence益华计算机与台湾集成电路制造股份有限公司(TSMC)宣布,针对全新Cadence Virtuoso客制化设计平台,推出专属的台积公司的90奈米RF制程设计套件(PDK)。90奈米RF制程设计套件是全系列支持最新Virtuoso设计平台的制程设计套件之一;Virtuoso客制化设计平台,可以让模拟、混合讯号与RF应用的芯片设计更精准(silicon-accurate design)。

台积公司设计服务营销处资深处长温国燊先生表示,「台积公司针对Virtuoso设计平台的90奈米RF制程设计套件将提升产品效能与生产力,以及加速RF产品的上市时程。」

「台积公司的90奈米RF制程设计套件的快速发展,证明了Virtuoso设计平台技术在混合讯号与RF领域的创新设计,在设计人员心目中扮演了的重要地位。」Cadence益华计算机产品营销公司副总裁Charlie Giorgetti表示,「我们期盼与台积公司合作开发更上层楼的制程设计套件,搭配全新Virtuoso平台,以因应双方共同客户更多的需求。」

Virtuoso设计平台与台积公司的90奈米RF制程设计套件,提供针对无线通信等高成长IC市场的设计人员更多的支持。这个实现了数字与混合讯号设计的完美整合,也提供了先进的制程的技术支持。

關鍵字: Cadence  TSMC  温国燊  Charlie Giorgetti  EDA 
相关产品
Cadence低耗电解决方案 电源功耗共通格式整合
惠瑞捷与Cadence连手开发高效率大量生产诊断产品
东芝推出采用X架构的商用系统单芯片组件
Cadence推出 NANOROUTE Super-threaded绕线加速功能
Cadence发表PCB系统关键技术
  相关新闻
» Anritsu Tech Forum 2024 揭开无线与高速技术的未来视界
» 安立知获得GCF认证 支援LTE和5G下一代eCall测试用例
» 资策会与DEKRA打造数位钥匙信任生态系 开创智慧移动软体安全商机
» 是德科技推动Pegatron 5G最隹化Open RAN功耗效率
» 是德科技PathWave先进电源应用套件 加速电池测试和设计流程
  相关文章
» 最隹化大量低复杂度PCB测试的生产效率策略
» 确保装置互通性 RedCap全面测试验证势在必行
» ESG趋势展??:引领企业迈向绿色未来
» 高阶晶片异常点无所遁形 C-AFM一针见内鬼
» 高速传输需求??升 PCIe讯号测试不妥协

刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK8BP8E6XN6STACUKX
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw