Mentor宣布Mentor Tessent产品已通过三星晶圆代工厂的8奈米LPP(低功率+)制程认证，针对行动通讯、高速网路/伺服器运算、加密货币以及自动驾驶等超大型设计，这些工具可提供显着的设计与测试时间改善。

现今半导体元件中的超大型设计常会需要庞大的运算资源、测试向量产生时间过长、或是太晚才在设计流程中执行等困扰。透过提供基於阶层式可测试性设计(Hierarchical DFT)方法论的自动化功能与Tessent TestKompress可有效解决这些问题。

三星晶圆代工解决方案叁考流程包含 TestKompress扫描压缩逻辑和 Tessent ScanPro晶片上时脉控制器，可在暂存器传输级(RTL)设计阶段提早自动??入。

Tessent TestKompress可用来在核心层级建立测试向量，以便能尽早在核心设计就绪时就在设计流程中执行。这些测试向量能直接重复使用并自动对应到全晶片设计。因此，自动测试向量产生(ATPG)的运算资源以及ATPG执行时间都能获得极大的改善。在Tessent 阶层式设计流程中不需要读取底层完整的网表。

三星电子晶圆代工厂行销??总裁 Ryan Lee表示：「在EUV制程推出之前，就效能、功率以及面积来看，我们的 8LPP制程是业界的最隹选择。我们与Mentor的长期合作使我们的8LPP制程对双方客户更具吸引力。 Mentor的 Tessent TestKompress阶层式设计流程解决方案是一个可大幅缩短测试产生周期时间的技术典范。」

Tessent TestKompress工具可用来分享扫描资料输入给多核心处理器设计中的设计核心。共享输入接脚能实现更高程度的测试向量压缩，因此能降低生产测试成本。Tessent Diagnosis和Tessent YieldInsightR工具可用来找出系统性良率限制的因素，并有效提升制造良率。这些工具包括自动执行测试向量的对应，因此失效的生产测试向量能直接对应至与其相关的阶层式模块。在目标模块上执行诊断功能，能够有效加速诊断时间与运算资源容量的改善。

Mentor公司 Tessent产品行销总监 Brady Benware表示：「利用三星晶圆代工厂的8LPP制程以及额外的DFT和自动化功能，可实现更大型、更复杂的设计，并满足上市时程与测试成本的要求。此叁考流程中的关键功能，包括阶层式DFT，已获得业界的广泛采用，是此新制程技术能够成功的重要因素。」