Mentor宣佈Mentor Tessent產品已通過三星晶圓代工廠的8奈米LPP(低功率+)製程認證，針對行動通訊、高速網路/伺服器運算、加密貨幣以及自動駕駛等超大型設計，這些工具可提供顯著的設計與測試時間改善。

現今半導體元件中的超大型設計常會需要龐大的運算資源、測試向量產生時間過長、或是太晚才在設計流程中執行等困擾。透過提供基於階層式可測試性設計(Hierarchical DFT)方法論的自動化功能與Tessent TestKompress可有效解決這些問題。

三星晶圓代工解決方案參考流程包含 TestKompress掃描壓縮邏輯和 Tessent ScanPro晶片上時脈控制器，可在暫存器傳輸級(RTL)設計階段提早自動插入。

Tessent TestKompress可用來在核心層級建立測試向量，以便能盡早在核心設計就緒時就在設計流程中執行。這些測試向量能直接重複使用並自動對應到全晶片設計。因此，自動測試向量產生(ATPG)的運算資源以及ATPG執行時間都能獲得極大的改善。在Tessent 階層式設計流程中不需要讀取底層完整的網表。

三星電子晶圓代工廠行銷副總裁 Ryan Lee表示：「在EUV製程推出之前，就效能、功率以及面積來看，我們的 8LPP製程是業界的最佳選擇。我們與Mentor的長期合作使我們的8LPP製程對雙方客戶更具吸引力。 Mentor的 Tessent TestKompress階層式設計流程解決方案是一個可大幅縮短測試產生週期時間的技術典範。」

Tessent TestKompress工具可用來分享掃描資料輸入給多核心處理器設計中的設計核心。共享輸入接腳能實現更高程度的測試向量壓縮，因此能降低生產測試成本。Tessent Diagnosis和Tessent YieldInsightR工具可用來找出系統性良率限制的因素，並有效提升製造良率。這些工具包括自動執行測試向量的對應，因此失效的生產測試向量能直接對應至與其相關的階層式模塊。在目標模塊上執行診斷功能，能夠有效加速診斷時間與運算資源容量的改善。

Mentor公司 Tessent產品行銷總監 Brady Benware表示：「利用三星晶圓代工廠的8LPP製程以及額外的DFT和自動化功能，可實現更大型、更複雜的設計，並滿足上市時程與測試成本的要求。此參考流程中的關鍵功能，包括階層式DFT，已獲得業界的廣泛採用，是此新製程技術能夠成功的重要因素。」