Tensilica日前宣佈該公司已在設計自動化領域取得一項重要突破，利用公司新的XPRES (Xtensa PRocessor Extension Synthesis) 編譯器從標準C程式碼自動產生最佳化的可配置組態處理器設計。這套工具可用來迅速發展最佳化的系統單晶片 (SOC) 元件，設計人員不需要使用VHDL或Verilog之類的設計語言來發展他們的硬體，這能為他們省下數個月的設計和驗證工作。

設計人員只需輸入他們利用標準ANSI C/C++語言所設計、並且想要最佳化的原始演算法，XPRES編譯器就會在Tensilica自動化處理器產生技術的配合下，自動產生暫存器轉移層級 (Register Transfer Level，簡稱RTL) 硬體描述和相關的軟體工具鏈。在不到一個小時內，這套工具就會以預先完成驗證的Xtensa LX處理器核心型式提供最後的硬體方塊，它所固有的可程式能力使得客戶設計享有未來保障，同時避免客製邏輯驗證的相關成本和風險；除此之外，相較於工程師自行發展的RTL方塊，就算其中包含許多並行運算、高效率資料型態以及多組最佳化、很寬、很深的處理管線，這套工具所產生的RTL無論在效能或效率上都不遑多讓。

Tensilica總裁暨執行長Chris Rowen表示，XPRES編譯器是Tensilica願景的下一步，其目標是以多個可配置組態處理器，而非RTL方塊為基礎，實現自動化的IC設計和軔體發展程序。在XPRES協助下，Tensilica得以自動決定那些功能應由硬體加速，然後為這些功能產生完整的硬體／軟體解決方案，不必撰寫RTL程式碼 – XPRES編譯器會自動產生所需的RTL程式碼，並預先驗證以確保它們建構正確 (correct by construction)。