Silicon Labs (芯科科技)日前推出一系列低功耗PCI Express (PCIe) Gen 1/2/3/4时脉缓冲器，可针对1.5V和1.8V应用提供超低抖动时脉分发。Silicon Labs的新型Si532xx PCIe时脉缓冲器具备40fs RMS(典型值)的附加抖动性能，可为严格的PCIe Gen 3和Gen 4抖动规范提供超过90％的容限，进而简化时脉分发和降低产品开发风险。

全新的Si532xx缓冲器系列产品率先为低功耗1.5V/1.8V应用提供符合PCIe Gen 4标准的解决方案。

目前有越来越多的资料中心硬体设计正使用低功耗1.5V或1.8V电源来降低整体功耗，这些资料中心硬体设计包括网路介面卡(NIC)、PCIe汇流排扩展器和高性能计算(HPC)加速器。Si532xx缓冲器由单一1.5V-1.8V电源供电，具备多达12路时脉输出，非常适合在低功耗设计中提供低抖动PCIe时脉分发。Si532xx时脉元件支援PCIe通用时脉、非展频(SRNS)和展频(SRIS)架构，能满足各种应用需求。

Si532xx时脉基於非PLL的扇出缓冲器，支援展频时脉讯号的分发而不影响讯号完整性。随着PCIe端点数量在伺服器和储存应用中的不断成长，系统设计人员的任务是扇出更多PCIe叁考时脉的??本。新型Si532xx系列产品的超低抖动性能使设计人员能够串联多个缓冲器，同时仍能达到0.5ps RMS的最大允许系统PCIe抖动预算。

Si532xx元件输出驱动器运用Silicon Labs的推挽式HCSL技术，其免除了使用定电流输出驱动器技术之传统PCIe缓冲器所需的外部终端电阻。内部电源滤波可防止电源杂讯降低时脉抖动性能，进而无需竞争方案所需的离散式低压差稳压器。Si532xx系列产品支援85欧姆和100欧姆阻抗选项。

Silicon Labs时脉产品资深行销总监James Wilson表示：「我们利用Silicon Labs在高性能时脉设计方面的专业技术降低PCIe时脉分发应用中的抖动和功耗。新推出的Si532xx系列产品显示Silicon Labs致力於协助整合并简化资料中心、工业、通讯和消费性产品设计中的高速时脉树设计。」

由於时脉抖动是所有PCIe应用的关键设计叁数，Silicon Labs亦提供PCIe Gen 1/2/3/4软体工具以简化PCIe抖动测量。