Mentor宣布该公司Calibre nmPlatform 和Analog FastSPICE (AFS) 平台中的多项工具已通过台积电(TSMC)最新版5奈米FinFET和7奈米 FinFET Plus制程的认证，Mentor 亦宣布，已更新其 Calibre nmPlatform工具，可支援台积电的Wafer-on-Wafer (WoW)晶圆堆叠技术，这些 Mentor工具以及台积电的新制程将能协助双方共同客户更快地为高成长市场实现矽晶创新。

台积电设计建构行销部资深处长Suk Lee表示：「Mentor藉由提供更多功能与解决方案支援我们最先进制程，持续为台积电生态系统带来更高的价值，为我们的新制程Mentor持续致力於推动先进电子设计自动化(EDA)技术的创新，再度证明了Mentor对台积电以及我们共同客户的坚强承诺。」

Mentor为台积电5奈米FinFET和7奈米 FinFET Plus制程增强工具功能

Mentor与台积电密切合作，以认证Mentor Calibre nmPlatform 中的多项工具，包括 Calibre nmDRC、Calibre nmLVS、Calibre PERC、Calibre YieldEnhancer和 Calibre xACT，用於支援台积电的5奈米 FinFET和7奈米FinFET Plus 制程，这些Calibre 解决方案现在已有新的量测与检查功能，包括但不限於,支援与台积电共同定义的极紫外光(EUV)微影技术需求。Mentor的 Calibre nmPlatform团队也正与台积电合作，企图透过增强多颗CPU执行的可扩充性来提升生产力，以解决实体验证的执行时间效能。Mentor的AFS 平台，包括 AFS Mega电路模拟器，现在也已通过台积电的5奈米 FinFET和7奈米FinFET Plus 制程认证。

Mentor为台积电WoW 晶圆堆叠技术的增强工具功能

Mentor 增强Calibre nmPlatform工具多项功能，以支援 WoW封装技术。增强的功能包括为背面矽穿孔(BTSV)晶粒提供DRC 和 LVS最终签核、为晶粒到晶粒(die-to-die)以及晶粒到封装(die-to-package)堆叠提供介面对准与连接性检查。其他的增强功能包括，背面绕线层、具矽穿孔(TSV)的矽中介层(interposer)、以及介面耦合的寄生萃取。

Calibre Pattern Matching可支援台积电的7奈米SRAM Array检查公用程式

Mentor与台积电紧密合作，把 Calibre Pattern Matching整合至台积电的7奈米SRAM阵列检查公用程式(Array Examination Utility)。此流程可协助客户确保其 SRAM的建置满足制程需求，其自动化方式能让客户将产品成功交付制造(tape out)。SRAM阵列检查公用程式是提供给采用台积电7奈米制程的客户使用。

Mentor??总裁暨Design to Silicon部门总经理Joe Sawicki表示：「台积电持续开发创新的矽晶制程，协助我们的共同客户把全球最先进的IC带到市场。在Mentor，我们不仅自豪於率先使我们的平台通过台积电的最新制程认证，同时也对我们与台积电的紧密夥伴关系，致力於共同开发新技术，协助客户达成更快生产晶片的目标感到骄傲。」

欲得知更多讯息，请造访Mentor於2018年5月1日在加州圣塔克拉拉会议中心举行的台积电技术研讨会中所设立的摊位，编号408。