ARM宣布推出emBISTRx嵌入式内存测试与修复系统；该系统与ARM Advantage及Metro内存编译程序紧密整合，而该两项内存编译程序均为Artisan物理层IP系列中的一员。此款ARM推出的全工嵌入式内存子系统，整合了内建自我测试（Best-in-Self-Test, BIST）及内建自我修复（Best-in-Self-Repair, BISR）IP，俾使Advantage与Metro系列内存在迈入45奈米、65奈米及90奈米制程时，能提高整体芯片良率、降低芯片成本、提高获利，以及增进制造测试的质量。

在奈米设计的时代，内存内容增加至数千个记忆单元（instance），导致系统单芯片（System-on-chip, SoC）开发业者在管理功率、效能及尺寸等设计参数的管理上，面临各个方面的挑战。另一个主要的影响则是生产力的开发，以确保良率的提升及高质量的测试。

ARM emBISTRx系统使用一套阶层式分散架构，有别于目前采用专属控制器支持各别内存类型的模式。ARM解决方案透过一套集中式的共享BIST/BISR控制器，管理不同尺寸与类型的缓存器档案与内存，以及置于内存单元旁的智能型包装器。ARM整合模式的利益在于能够在控制器、包装器及内存宏间，针对测试与修复逻辑进行优化分割，以降低整体内存子系统占用的空间。相较于传统的设计方法，依照设计与建置方式的不同，该架构平均可减少20%至30%的系统尺寸。

此外，ARM emBISTRx解决方案有效降低了互连与配线壅塞的情况，进而节省空间并达到更快的时序收敛。这种节省空间的架构模式，使开研发业者能在有限的时间内，针对时序关键途径进行优化，并支持全速模式测试，以因应消费者及企业快速变迁的重要需求。

为了提高设计生产力，ARM emBISTRx系列加入一套自动化工具，能将BIST/BISR内建并整合至设计方案中，进而缩短建置时间并排除各种设计错误。ARM emBISTRx系统与ARM内存编译程序紧密结合，为开发业者提供一套简单易用的解决方案，以建置ARM嵌入式内存子系统。

除了传统锁定标准内存错误类型外，ARM emBISTRx系统还包含许多算法，能侦测奈米技术中实际的硅组件瑕疵，如漏电、微弱位（weak bits），以及其他因低良率而导致的细微反应，如短路与开路。侦测型BIST算法能减少测试失效的可能性，让高产量产品能节省数百万美元的成本。ARM emBISTRx 系统特别针对ARM的内存冗余架构进行调校，而该架构则以内存瑕疵数据、细胞单元良率（bit-cell yields），以及相关晶圆厂的建议数据作为基础。