Silicon Labs（芯科）推出专为服务器、储存和交换器之数据中心应用而设计的PCI Express（PCIe） Gen1/2/3扇出缓冲器。针对x86主板和服务器系统，新型Si5310x/11x/019 PCIe缓冲器是高能效的扇出缓冲器，并扩展Silicon Labs不断成长的PCIe 时序产品线。藉由弹性的输出数量选项，新型PCIe缓冲器能够完整满足98% 基于x86的服务器/储存设备主板的设计需求。

/news/2014/12/04/1200111330S.jpg

长久以来，数据中心设备制造商必须在有限的供货商中选择透过主要x86 CPU和芯片组供货商认证的PCIe Gen3缓冲器。这些传统的PCIe缓冲器通常基于十分耗电的恒流输出技术，每一输出至少需要4个外部终端电阻器以及一个参考电阻器，因此增加了物料列表（BOM）成本。随着能耗和散热成本逐渐成为数据中心设计的关键所在，开发人员越来越倾向于寻求既能提供最大能源效率又符合x86主板严格规格的时序产品。Silicon Labs的Si5310x/11x/019系列产品能够为设备制造商提供低功耗、标准兼容的PCIe缓冲器产品，这些产品通过主要x86 CPU和芯片组供货商的认证，支持相关技术。

超过90%的现有主板设计依旧采用基于恒流输出技术的PCIe缓冲器。为满足这些现有市场需求，Silicon Labs新型Si53019 PCIe恒流缓冲器提供一个完全认证的直接替换兼容解决方案，并且相较于传统解决方案耗能可减少30%。

为了进一步降低功耗，Silicon Labs的Si5310x和Si5311x组件使用创新的推挽输出架构，可提供低能耗的PCIe缓冲器系列产品。这些组件比恒流缓冲器减少60%的功耗，同时减少每路输出所需的外部电阻器，显著减少外部组件数量，简化了印刷电路板（PCB）的设计。例如，透过使用Silicon Labs的19路输出的Si53119推挽缓冲器代替传统的恒流组件，开发人员将能节省近1W的耗能，并且减少39个外部组件。

针对采用新型基于ARM SoC的超大型服务器和储存市场的系统设计，Silicon Labs的Si5310x和Si5311x推挽输出芯片也是最佳的PCIe时序解决方案。与基于x86的设计相似，应用于服务器和储存设备的ARM-based SoC平台，使用PCIe作为主要的系统数据总线和互连方式。随着系统级效能逐渐成为超大型架构的关键所在，采用推挽输出的新型Si5310x和Si5311x组件适用于服务器和储存平台设计（无论其采用何种CPU架构）。

能耗考虑外，数据中心设备的制造商也面临着保持讯号完整性的挑战，因其通常需要在长达60吋的电路板之间传输频率讯号。在如此长的距离中，PCIe频率的上升和下降时间将延长并变慢，这也导致抖动性能降低，系统掉封包率升高。Silicon Labs的PCIe Gen3缓冲器设计能够提供长距离频率讯号传输，同时保持兼容标准的PCIe上升和下降时间规格，进而防止抖动增加和掉封包的状况。

Silicon Labs的新型PCIe缓冲器系列产品支持6、8、12、15、19路输出，同时具有恒流和推挽输出缓冲器，让开发人员能为每个应用打造时序解决方案。Silicon Labs的组件与传统PCIe缓冲器接脚和功能兼容，强化能源效率、讯号完整性和抖动性能。

Silicon Labs频率产品营销总监James Wilson表示：「行动互联网流量和云端运算正推动着更快、更高效能的数据中心设备选择支持PCIe标准和主要x86规范的高精度时序解决方案。我们已经扩展了PCIe时序产品线，现在包括完全符合x86规范的PCIe Gen3扇出缓冲器，将能大幅降低数据中心设备的功耗、成本和复杂性。新型的PCIe产品有效补足了Silicon Labs的任意频率频率产生器系列，为服务器、交换器和储存设计提供了单芯片频率树解决方案。」

Silicon Labs提供广泛的频率产品线，包括频率弹性的频率产生器、抖动衰减器、频率缓冲器、PCIe频率和振荡器等以满足各类物联网基础设施应用。这些高效能的时序解决方案让开发人员能藉由单一供货商一站式购齐，为数据中心、核心网络、无线基础设备、宽带存取以及测试和测量设计提供满足需求的完整时序解决方案。Si531xx和Si53019 PCIe扇出缓冲器现在已量产并可提供样品。（编辑部陈复霞整理）