全球快闪记忆体控制晶片解决方案厂商群联电子发表最新世代UFS (Universal Flash Storage) 3.0规格设计，技术布局一举超前各国际一线大厂， 在日前全球大展2017 FMS上崭露头角，成为智慧终端国际厂商争相合作对象，然而，除了终端应用客户之外，为符合半导体业内晶片设计业者异质整合需求，群联电子今(6)日正式宣布，提供UFS 3.0 矽智财(IP) 解决方案之授权服务，以加速智慧互联终端装置进入超高速之快闪记忆体时代。

群联电子发表最新世代UFS (Universal Flash Storage) 3.0规格设计，技术布局一举超前各国际一线大厂...

2017国际行动记忆体技术论坛JEDEC Mobile & IoT Forum正式确立次世代快闪记忆体主流规格，产业内无不期待UFS 3.0扮演次世代旗舰智慧机种内嵌式的行动记忆体主流规格。

JEDEC Mobile & IoT Forum於新竹召开技术论坛，邀请群联电子董事长潘健成担任论坛开场隹宾，为JEDEC亚洲次世代记忆体技术会议揭开序幕，群联电子产品专案管理处长陈禹任并受邀於台湾新竹、韩国首尔主讲UFS 3.0 控制晶片的设计理念。

陈禹任表示，控制晶片是高速UFS行动记忆体的心脏，专责复杂的NAND Flash管理，同时提供高速效能及可靠性。目前JEDEC正着手进行制定UFS 3.0规格，其表现相较於USB 3.0 Gear 4 双通道频宽可达2400MB/s, 相当於目前主流规格eMMC 的六倍，堪比高速的PCIe介面，因此预期UFS 3.0规格在两年後会成为所有旗舰手机存储主流。目前群联电子在UFS 3.0规格上建构自有IP，成功与各国际NAND Flash厂商达成合作，顺利完成UFS 3.0 控制晶片设计，并预计2018年下半年量产。

此外，群联电子技术长马中迅进一步指出，群联电子自9月份开始正式提供UFS 3.0 IP授权服务。马中迅表示，着眼於智慧行动装置未来势必与各项智慧终端互联，因此由高速介面MIPI联盟所主导之UFS规格，预计将降低介面设计的复杂性与困难度，以提高行动装置内部连结性及相容性，并成为各平台系统介面的通用的接囗，让智慧行动装置连结应用延伸至个人电脑、车用电子、物联网等其他领域。

因此，群联电子可授权之UFS 3.0 IP解决方案，可广泛应用在不同功能的行动应用处理器(AP)晶片之开发、UFS Reader以及UFS Storage 装置，让晶片开发商在设计下一代的晶片时能导入最新规格的UFS介面。

在高速、低功耗同步发展的新技术上，群联电子UFS 3.0 IP提供新版M-PHY V4.1展现高速Gear 4效能，其数据传输最高速度相较於前版规格提高一倍，双通道的架构(2 Lane)每秒每通道可达11.6兆位元的传输速率(11.6Gbps/Lane)，并支援从Gear 1到Gear 4的Rate A和Rate B的所有模式，并增加了Eye Open Test Mode，让系统具备高精准的分析及除错力，另方面，群联电子UFS 3.0 IP亦整合M-PHY V4.1以及自有开发的UniPro v1.8 IP，可确保和M PHY之间的相容性和最隹的效能，大幅减少客户端系统整合的时间，并提供在高效能的操作过程中低功耗的电源管理模式。

异质整合能力已成为各不同晶片设计业者技术突破的新指标，群联电子累计17年自有技术能量，提供多项高质量之快闪记忆体矽智财授权服务，除了最新发表的次世代UFS 3.0 IP解决方案之外，目前亦提供包括有PCIe PHY、SATA PHY、USB PHY、LDPC等主流快闪记忆体IP之授权服务，期能加速各智慧互联终端产品进入超高速、大容量时代。