账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 產品 /
 

【CTIMES/SmartAuto 报导】   2013年09月11日 星期三

浏览人次:【2302】

All Programmable FPGA、SoC和3D IC的全球领导厂商美商赛灵思宣布启动All Programmable Abstractions计划,协助硬件设计人员提升生产力,并让系统和软件开发人员能直接运用All Programmable FPGA、SoC和 3D IC。赛灵思与产业联盟计划成员MathWorks和National Instruments (国家仪器)现在皆可支持结合各种软件、模型、平台和IP式的设计环境。这些环境藉由先进的自动化技术支持高阶的图形和C、C++、SystemC等文字程序语言;不久后也将能支持OpenCL,而自动化技术能针对程序语言的执行作业进行优化。这些软件和系统级的编程抽象化方法补足了各种以硬件为主的IP整合和C语言设计的编程抽象化;就复杂的FPGA和SoC开发而言,系统编程抽象化的开发时程和传统的RTL设计流程相比,速度提升了15倍以上。

All Programmable Abstractions计划 BigPic:600x316
All Programmable Abstractions计划 BigPic:600x316

赛灵思设计方法资深营销总监Tom Feist表示:「我们为系统设计人员扩充抽象层的数量和种类,不仅协助目前的硬件客户提升生产力,更让系统和软件工程师能直接运用All Programmable FPGA、SoC和3D IC进行编程。」

加速硬件设计

为加速在All Programmable组件中进行高度整合的复杂设计,赛灵思推出了Vivado IP Integrator (IPI),可透过Vivado高阶合成(Vivado HLS)技术加速整合客户IP、Xilinx LogiCORE和 SmartCORE IP、第三方IP、MathWorks采用赛灵思System Generator的Simulink设计与C/C++和System C合成IP。

Ganinspeed公司软件和FPGA部门总监Ties Bos表示:「Vivado IPI和HLS的结合对Ganinspeed新一代有线架构产品的开发而言非常可贵,让我们得以透过以软件为主的完全IP架构加快全新服务的开发。这种结合各种编程抽象化的方法可让我们利用C++开发各种算法,快速整合最终的IP,而且比RTL设计流程节省15倍以上的开发成本。」

Vivado IPI采用ARM AXI互联技术和针对IP封装的IP-XACT元数据等业界标准,可针对采用赛灵思All Programmable解决方案的设计与提供智能型自动建构校正功能进行优化。当嵌入式设计团队决定采用Zynq-7000 All Programmable SoC进行设计后,能使用更快的方法来辨识、重用和整合锁定双核心ARM处理系统和高效能FPGA架构的软硬件IP。

加速系统级设计

系统工程师偏爱用C/C++/SystemC、OpenCL、MathWorks MATLAB与 Simulink,以及NI LabVIEW等编程语言的抽象化方法为现今更智能型系统 (smarter system) 的软硬件制作模型。赛灵思和其联盟计划成员协助设计团队直接执行这些算法,且不必对执行细节有所顾虑。

MathWorks已在其R2013b版本中针对Zynq-7000 All Programmable SoC组件发布了全新设计流程指南,提供软件开发人员和硬件设计工程师用MATLAB 和 Simulink的环境编写他们的算法和建立模型,也可分割设计中的软件和硬件,在赛灵思的目标设计平台自动进行锁定应用、整合、除错和测试哪些模型。这项功能以MathWorks广泛的特定应用工具套件函式库和稳固的嵌入式软硬件程序代码编程技术为基础,协助用户验证并将系统效能优化,进而让更多开发人员在设计中运用业界第一款All Programmable SoC,并充分发挥其优势。

嵌入式系统设计人员使用LabVIEW 和 NIR 的可重配置 I/O (RIO) 硬件将传统的RTL设计的复杂度进行高层次的抽象化,免除了因部署目标应用建置操作系统、驱动程序和中间件等旷日废时的作业。国家仪器为嵌入式设计建置了一个平台式的方案,其中包括了现成、可重新配置的硬件和直觉式的图形程序接口;只要点击一下,NI LabVIEW 2013开发环境即可在NI的目标应用上进行编译、除错和部署各种为处理器或可编程逻辑编写的应用程序,且支持多款赛灵思All Programmable组件。NI为其超过60个可部置目标应用的平台选用赛灵思All Programmable SoCs 和 FPGA做为RIO运算核心。

赛灵思与多家早期采用的客户合作开发一个全新的系统级异质平行编程环境,可支持软件的编程、系统验证、除错和自动执行C/C++ 和 OpenCL程序语言。全新且完善的Eclipse?环境将提供适用于特定市场的函式库,可大幅提升设计生产力。此设计流程专为系统设计师、软件应用程序开发人员和需要平行运算架构的嵌入式设计人员量身打造,让他们透过简易的方法即可提升系统效能、降低系统物料列表(BOM)成本、减少整体功耗,并可追赶上ASSP、DSP和GPU的开发时间。

加速软件设计

赛灵思All Programmable Abstractions也可加快Zynq-7000 All Programmable SoC 和 MicroBlaze处理器的软件开发。赛灵思已开发了一个名为Quick Emulator (QEMU)的开放原始码虚拟机,可仿真系统的各种软硬件接口,能提早在系统开发前期即能完成软件开发,可带来更高的生产力和持续不断的软硬整合验证。

此外,赛灵思也与Cadence公司合作,锁定赛灵思的Zynq-7000 All Programmable SoC提供虚拟化系统平台,可同时进行软硬件开发,大幅节省开发成本和缩短产品上市时程。设计团队一起运用这些虚拟化环境和赛灵思开发工具包(SDK),可将系统开发时程提前数月。

關鍵字: Dressing udstyr  Xilinx 
相关产品
赛灵思新款加速器卡Alveo U55C适用於高效能运算和大数据作业负载
加入机器学习功能 Xilinx Vivado工具可缩短5倍编译时间
新款异质平台提升AI效能 赛灵思扩展边缘运算应用
Xilinx最新自调适系统模组系列 首发产品聚焦AI视觉工业应用
Xilinx推出多功能电信加速器卡 扩展5G O-RAN虚拟基频单元市场
  相关新闻
» 硕特THS系列产品跻身2023年度产品奖
» M31携手台积电5奈米制程 发表MIPI C/D PHY Combo IP
» 联发科发表3奈米天玑汽车座舱平台 推动汽车产业迈入AI时代
» 台法携手共推运动科技 瞄准奥运及新兴产业商机
» 贸泽电子2024年第一季度推出逾10,000项新元件
  相关文章
» 高频宽电源模组消除高压线路纹波抑制干扰
» 电动压缩机设计ASPM模组
» PCIe桥接AI PC时代
» 用科技灭火:前线急救人员的生命徵象与环境监测
» 打造沉浸式体验 XR装置开启空间运算大门

刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK84T3MF83YSTACUKY
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw