帳號:
密碼:
最新動態
產業快訊

iPOWIR技術

藉由封裝與矽晶技術之進步,功率MOSFET仍然能夠應付急速遞增的電流需求。不過,對嵌入式POL轉換器而言,就不是那麼容易設計了,事實上,為了取得設計需要的電氣與散熱效能,佈局與元件選擇變得非常關鍵,任何疏忽都可能會影響可靠度。嵌入式電源供應器可測試之範圍僅限於直流參數部分,這亦增加了可靠性的問題。


iPOWIR技術的引入大幅簡化這些設計。設計人員只需增加一些外部元件,便可運用單一步驟設計出一個高電流電源供應。跟共同封裝或DrMOS概念不同,iPOWIR裝置與矽晶及其他關鍵主被動元件皆緊密整合,並經測試及實際用於高頻切換式電源供應器之生產上。測試時,除了直流參數外,並加入功率損耗或效率之量測。將iPOWIR裝置視為電源供應而不是共同封裝之裝置,讓其大幅簡化嵌入式POL電源設計,並以更低成本提供符合全功能電源供應模組的可靠性等級。


(圖三)顯示雙通道iPOWIR裝置(iP1202),每個通道可輸出高達15A之電流,或者高達30A之合併輸出電流(兩相解決方案)。


CTIMES / 文章 /
選擇正確的功率MOSFET封裝
 

【作者: Jason Zhang】   2004年07月01日 星期四

瀏覽人次:【15232】

前言

越來越多的終端設備,如個人電腦、伺服器、網路及電信系統等,對電源水平及電源密度的需求持續增加,因此需要更高效能的元件組成電源管理系統。矽一直是增進電源管理系統效能之最重要因素。然而,矽科技經年累月的進步已經大幅降低了MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor;MOSFET)的RDS(ON)及功率半導體所產生的熱能,使得封裝成為器件達到更高效能的限制。隨著系統電流的需求急速增加,眾多先進的功率MOSFET封裝被引入市場。主流封裝類型包括DPAK、SO-8、CopperStrap SO-8、PowerPak、LFPAK、DirectFET及iPOWIR等等。更多的選擇無疑能夠提供更大的設計自由度,但同時也會引起混淆,特別是對於嵌入式電源供應設計人員而言,他們只有有限的資源為這些不熟悉的器件進行試驗。本文將比較每種封裝方式,並特別強調嵌入式應用的不同特性,從而簡化元件的選擇。


新封裝技術的需求

隨著成本與體積的要求不斷提高,以及最近採用的12V分佈式匯流排架構,促使嵌入式負載點(point-of-load;POL)直流/直流電源供應越來越普遍。


標準焊線(wire-bond)SO-8因為其小體積、低高度、標準佈線與合理的效能,幾年來一直成為嵌入式POL電源供應標準封裝的首選。不過,隨著MOSFET矽科技的急速進步,矽的導通電阻RDS(ON)開始達到mΩ以下的範圍,由於標準SO-8的固定無晶片封裝電阻(Die Free Package Resistance;DFPR)特別高,因此阻礙了矽效能的發揮。


焊線SO-8的四種嚴重限制

封裝電阻

一般為1.6mΩ,最新器件的整體MOSFET RDS(ON)中大約有50%來自封裝電阻。主要因為器件利用內部焊線連接源極及引線,如(圖一)a所示。


《圖一 各種封裝結構》
《圖一 各種封裝結構》

封裝電感

設有內部焊線之引線架封裝會在閘極、源極與汲極引入寄生電感。源極電感在電路中以共源極電感之方式存在,如(圖二)a所示,並對MOSFET的切換速度造成最巨大的影響。由於矽晶之源極無法直接存取,因此閘極驅動電路及主要電源路徑會分享相同的電感。在電流切換期間,這個電感將產生極高的Ldi/dt效應,降低裝置的開/關速度。這效應顯著影響了高頻切換之效能。


接合點至PCB的熱阻

MOSFET汲極連接至鎔鑄在塑膠上之引線架。消耗之功率必須橫向傳送至汲極引線與PCB,作為主要的熱傳導路徑。源極連接至PCB甚至有更高的熱阻。


接合點至外殼(頂端)的熱阻

由於採用塑膠外殼,標準SO-8對外殼頂端之熱傳導路徑非常差。


《圖二 源極電感圖》
《圖二 源極電感圖》

SO-8之封裝限制對於電氣與散熱效能都有很大的影響。DPAK可用於解決某些SO-8之散熱限制。不過,由於DPAK體積大、封裝電阻與源極電感高,因此在嵌入式應用上並不非常實用。隨著電流密度需求增加,設計人員很明顯需要一個體積類似SO-8的新封裝技術。


圖一為多種增強型封裝。每一種技術皆透過改善某些或全部標準SO-8之四個主要限制而提升封裝之效能。


CopperStrap SO-8技術

CopperStrap是一種連接技術,它以一層實心銅片覆蓋晶片表面來取代連接源極與引線架的焊線。圖一b顯示CopperStrap SO-8的結構。 CopperStrap為晶片與引線架及PCB間提供在散熱及電氣方面的更佳導通路徑。可降低10~20%之熱阻,封裝時更可為源極連接降低60%的電氣阻抗。更特別的是,藉由將21條2-mil之純金焊線(SO-8封裝所能處理的最大數)更換為CopperStrap,晶片源極阻抗將自1mΩ降低至0.4mΩ。為了釋放由CTE與銅片不協調所產生的熱壓力,填入銀的環氧化物將用作為銅片至鋁合金表面的接合物。銅片的形狀與特性對於熱循環情況下的壓力分配表現扮演關鍵的角色。


CopperStrap對於降低SO-8封裝電阻算是向前進了一大步,並且與傳統SO-8之佈線架構完全相同。事實上因為目前有許多包含CopperStrap之低RDS(ON) SO-8裝置,讓這項技術現在被視為標準SO-8技術。


不過,CopperStrap並未顯著改進Rthj的外殼頂端、Rthj-PCB與來源感抗。故其優勢很快地就被更高電流之需求所超越。


PowerPak技術

SO-8的最大問題之一就在於接合點與PCB間的極高熱阻抗。過度的功率消散會導致矽晶溫度顯著上升。下一個自然封裝之進展為藉由移除引線架下方之鑄造化合物,改由引線架之金屬直接接觸PCB,從而改進晶片與PCB板間的熱接觸。引線架的底側成為大面積的漏極接觸,與PCB進行焊接。其提供一個更大的接觸面以將晶片之熱量導出。而作為副產品,其亦可生產低高度之裝置,因為不需模壓就可減低厚度。圖一c以PowerPak為例說明此封裝技術。在PowerPak的執行方式上,封裝之接腳佈局仍然與SO-8相同,但其厚度則大約只有1mm。PowerPak仍舊保留了CopperStrap技術以維持源極之低接觸阻抗。此技術與MLP、LFPAK、SuperSO8、WPAK、PowerFlat及Bottomless SO-8等技術類似。


PowerPak大幅降低Rthj-PCB,這讓熱能可以更有效地傳導至機板上。不過,因為電流需求急速升高,機板出現熱飽和狀態,因此亦不能夠再傳導太多熱能到機板上。透過頂端散熱器冷卻成為越來越普遍的方式。


DirectFET技術

DirectFET為革命性的概念,可一次解決SO-8的全部四大項限制。圖一d顯示DirectFET封裝應用於MOSFET晶片之情形。矽晶片固定在銅外殼上。封裝之底部包含一顆晶片,特別設計讓源極與閘極可直接焊接至PCB上。銅罐可以在晶圓的另一面成為汲極與機板之連接。這個封裝移除了導致封裝電阻的傳統引線架與焊線,也移除了限制大多數SMT封裝散熱效能之塑膠封裝方式。


這種組態將源極與閘極焊墊與PCB之接觸面積最大化,如此可得最佳的電氣效能與散熱效率。銅罐漏極連接亦提供了另一個途徑供熱量消散,讓散熱器的使用變得更有效率。


DirectFET幾乎完全沒有源極電感,而MOSFET源極端的完全接觸,讓MOSFET閘極的驅動連接與源極終端在高電流路徑中不會引入任何PCB雜散電感,如圖二b所示。因此,DirectFET的高頻切換效能非常的好。


電路實測顯示一個DirectFET,在未採用頂端散熱的情況下,可輕易地取代兩個並聯之SO-8,有時甚至可取代兩個並聯之PowerPAK。若將散熱器連接到外殼時, DirectFET可減少實際所需之並聯MOSFET數量。


DirectFET為一個效能極佳的封裝方式,甚至讓矽再一次成為MOSFET效能再進步的限制因素。


(表一) 不同封裝類型之比較
  封裝電阻
(m Ω )
源極感抗
( nH )
Rth 接合點 -PCB 座 ( ° C/W) Rth 接合點 - 外殼頂端 ( ° C/W)
SO-8 1.6 1.5 11 18
CopperStrap 1 0.8 10 15
PowerPak 0.8 0.8 3 10
DirectFET 0.15 < 0.1 1 1.4
《圖三 雙通道iPOWIR裝置(iP1202)》
《圖三 雙通道iPOWIR裝置(iP1202)》

選擇正確的封裝

大部分人都認同應該採用最便宜的元件以符合電氣與散熱需求。雖然SO-8是在發展鏈的最底層,但並不一定是最廉價的。較常見的是 SO-8裝置之晶片面積必須很大,以補償其較大的封裝電阻與較高的Tj。例如,DirectFET MOSFET可大幅減少零件數目或減低功率損耗,使其系統級設計的成本比採用SO-8更低。除了效能上可見的益處外,透過使用先進封裝產生的較低Tj讓整個系統的可靠性也更高。Tj每降低10℃大約可讓MTBF改善達兩倍。


每當必須並聯使用兩個或更多裝置以符合效率或散熱需求時,最適合使用發展鏈上較高層的裝置,以減少裝置的數量。在高速切換式電源供應上並聯MOSFET裝置並非總是那麼有效率,並有可能對電路雜散阻抗與裝置變化極度敏感。這時使用單一裝置總是比較廉價及可靠。


兩相解決方案一般比單相設計提供較低的輸出電壓鏈波與較佳的瞬態反應。不過,為了解決散熱與效率問題而增加更多相位數目並非上策。採用更好的封裝並保持相位數目在兩相左右,通常可提供最具成本效益的解決方案。


當可採用頂端散熱時,DirectFET類型之封裝必定是最優先的選擇。加上散熱器的成本總比使用更多MOSFET或並聯更多相數的成本低。


對於不喜歡離散式板上應用的設計者,iPOWIR裝置提供極佳的成本/效能表現。


(作者任職於IR國際整流器)


相關文章
P通道功率MOSFET及其應用
自走式電器上的電池放電保護
頂部散熱MOSFET助提高汽車系統設計的功率密度
單晶片驅動器+ MOSFET(DrMOS)技術 改善電源系統設計
認識線性功率MOSFET
相關討論
  相關新聞
» 日本SEMICON JAPAN登場 台日專家跨國分享半導體與AI應用
» 台達啟用全台首座百萬瓦級水電解製氫與氫燃料電池測試平台 推動氫能技術創新 完善能源轉型藍圖
» 台達電子公佈一百一十三年十一月份營收 單月合併營收新台幣366.47億元
» 工研院攜手凌通開創邊緣AI運算平台 加速製造業邁向智慧工廠
» 工研院IEK眺望2025:半導體受AI終端驅動產值達6兆元


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.18.223.108.134
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw