隨著DDR儲存技術的發展，工程師在工作中涉及到DDR的機會也越來越多，更多的公司，包括晶片設計、DIMM和系統廠商，正面臨著性能驗證和測試的難題。除了產品互通性問題和信號品質，工程師甚至還需要結合EDA設計軟體模擬分析電路信號完整性。

由於DDR自身信號的複雜性，包括差動時脈信號，數十路Data Strobe（DQS）和Data（DQ）信號，每一路都有高阻（Hi-Z）、邏輯高（1）和低（0）三種狀態（Tri-State），再加上五六路控制信號，十幾路位址信號，使得其性能驗證和測試變得極具挑戰性。本文將介紹如何透過示波器的DDR測試軟體，確認問題產生時對應的具體時間/時序和信號品質，和如何運用安捷倫EEsof ADS先進設計系統EDA，進行電路設計和模擬。

傳統測試方式困難重重

時序驗證是DDR量測的關鍵之一，也是最困難的部分。在面對高速匯流排時，眼圖是最常用的信號完整性測試方法，但由於DDR信號本身的獨特性，傳統的「觸發-堆疊」方式不適用於DDR，導致很多工程師都已經放棄這樣的測試方式，其原因包括：

《圖一　在金手指處測得的DQS/DQ電壓波形》

《圖二　在不觸發Hi-Z的狀態下擷取眼圖》

問題解決方案

觸發/同步軟體

為解決上述的第一個問題，可採用一套觸發/同步軟體，讓示波器每次觸發在Read或Write週期上，而永遠不要觸發在Hi-Z狀態，可輕鬆捷取如圖二(b)的眼圖。

《圖三　DDR的Read Preamble和Write Preamble Specification》

按照DDR規範(圖三)，Read preamble介於0.9至1.1 Clock Cycle Time（tCK）之間，觸發/同步軟體能夠準確觸發在這個範圍上，同時採用重新定位處理技術，如下(圖四)所示，將兩次觸發的抖動誤差降到最低。這樣可以輕易的量測包括tAC、tHZ、tLZ（DQ）、tLZ（DQS）、tQH、tDQSCK和tDQSQ等指標性參數（參數定義請參考DDR規格）。

《圖四　特殊觸發/同步軟體，可把Read 週期眼圖隔離出來，並用重新定位技術將多次觸發造成的抖動誤差降到最低》

《圖五　DDR分析軟體可同時對Read & Write週期的時序進行測量》

＜註：mask起始點對應的是時序量測參考點，可以是任意信號的上升緣、下降緣或上升和下降緣。＞

DDR分析軟體

圖四所示測量方法雖然比傳統方法優越，但仍然沒有解決之前所提到的dead-time問題，量測結果中不包含相鄰週期的資訊，(圖五)所用的量測方法是用全新的DDR分析軟體完成，它不僅可以完成時序的量測，同時支援mask測試，mask可以分為時序量測mask和信號完整性mask。 它首先讓工程師選擇量測的參考基準是那一個信號，是上升緣，還是下降緣，還是雙邊緣有效，然後選擇第二路信號，參考信號並不顯示出來，僅顯示參考時間點，它支援單次採集和離線分析，信號每一個週期的資訊都反映在量測結果中。

然而對DDR DIMM端的測試，上述方案仍然不盡理想，尤其是當工程師想將Write週期隔離出來時，因為DDR規格對write preamble 的定義（參見圖3）不是很嚴格，僅定義了最小值是0.25 clock cycle，沒有限制最大值，有些廠家提供的DDR晶片和DIMM，其write preamble和DQS的負脈衝寬度很接近，因此，無法保證該觸發/同步軟體可隔離出Write週期的眼圖。為此，安捷倫科技的DDR分析軟體進一步解決了這一問題。

ADS EDA

接下來將利用ADS EDA，來找出Read和Write週期信號的變化。(圖六a)是DIMM電路結構圖，紅色圓點代表連接器端，另一點是記憶體晶片接腳。

《圖六　DDR晶片外圍電路》

DDR DIMM模擬電路

圖六(b)是利用ADS先進設計系統EDA的DDR DIMM模擬電路，圖六(c)則是模擬結果。「DDR_Connector」代表靠近控制器的一端，如金手指，DDR-PIN指的是晶片接腳，在模擬軟體中，可以改變接到Vtt的上拉電阻值，圖六(b)是47Ohm，待測物也許用的是27Ohm；但無論電阻值選的是多少，在兩個測試點，得到的DIMM Read週期電壓幅值是不一樣的，而且很容易區分開來，但這兩點的Write週期信號幅值基本上是一樣的。

運用像ADS等的EDA軟體，不但能提早驗證設計，大幅提昇雛形成功率，工程師更可以利用軟體設計的優勢，嘗試不同的設計，提昇產品的競爭力。

以DDR分析軟體進行測試

當雛形製造完成時，即可運用DDR分析軟體開始實體測試。(圖七)所顯示的是針對DDR 400的信號完整性量測。在圖七(a)中，可以看到Data信號DQ41（綠色波型）和Data Strobe DQS5（黃色波型）在Read和Write週期時對應的時序關係。在Write週期時， DQS邊緣對應的是DQ的0或1。在Read週期時， DQS脈衝介於DQ的0或1上。

《圖七》

信號採集下來之後，DDR 分析軟體會根據Read & Write週期幅值的不同，將DIMM Connector端的Write週期數據和Hi-Z狀態濾掉，再根據精確定義DQS的參考電位，精確地隔離出理想的DQS信號對應Write週期的部分，然後將每個DQS Write邊緣（上升緣和下降緣皆有效）對應的DQ信號堆疊，最後形成如圖七(b) 所示的眼圖。與傳統眼圖過程相比，這裡的眼圖所有數據都是來自一次採集，因此沒有儀器自身抖動帶來的誤差，觸發條件可任意設置，更容易發現惡劣條件下對應的信號品質。更重要的是，當發現信號品質或信號時序有問題時（如圖七b），該分析軟體可以將波型整個展開，將問題定位到發生違反的bit（如圖七c），如此一來，工程師不但能知道眼圖違反發生的實際狀況，還能進一步研究違反前、後信號時序和品質。

結語

透過EDA、示波器和其他硬體的結合，工程師不但能以最快的方式完成設計，更能運用先進的DDR分析軟體完成實體驗證。ADS EDA讓工程師可以提早驗證設計，更提供驗證創新的設計概念的平台。DDR分析軟體，成功克服了DDR時序和信號品質分析量測的問題，DDR眼圖量測不但完全不受示波器硬體的觸發抖動和dead-time所影響，還能任意設定觸發條件找出最差的信號品質眼圖，當眼圖違反找到時，更能找到問題發生的那一刻，信號品質和對應信號之時序關係，讓工程師快速並有效的找出問題的根本原因，加速產品上市的時間。（本文由安捷倫科技提供）