目前針對降低嵌入式設計產品靜態耗電量所採用的技術，大多著重於漏電量的降低，但在面對未來新世代產品的效能需求時，此類技術卻無法省下足夠的電力。設計人員必須降低足夠的動態耗電量，來滿足市場各層面的需求。本文將介紹現有的技術如何協助嵌入式方案設計業者降低動態耗電量，包括絕熱運算技術（adiabatic computing technology）。絕熱I/O驅動器能夠節省50％至75％使用在驅動I/O針腳時所需的電力，大幅降低整體耗電量。此類技術亦能節省多晶片模組間晶粒互連所需的電力，最終降低SoC內各個週邊元件之間互連線路的耗電量。

可攜式應用的專業設計人員必須建置各種可行的省電技術，才能滿足市場對於提升產品功能及延長充電間隔的需求。雖然設計人員大多將重心偏重於運用精密的功率管理技術來降低漏電率，但亦須運用各種有效的方法來降低動態功率。在目前市面上出現的許多新技術中，絕熱運算能重複使用切換I/O線路時所消耗的電力，節省可觀的動態功耗。這是由於絕熱是一種可逆的熱力學流程，過程中不會增加或消耗熱能，也不會改變其中的熵（entropy）。

機板中含有上百甚至上千個I/O針腳，在處理器、記憶體及其他晶片中的絕熱I/O pad能夠節省傳統終端產品5％至20％的整體耗電量。隨著CMOS元件尺寸持續縮小，絕熱元件將逐漸轉移至MCM技術，最終將邁入SoC技術領域。

靜態與動態功率

可攜式SoC設計運用ARM系列處理器等核心架構提昇單位功率，藉由建置基礎的功率管理技術，使產品在電池續電力上限內發揮最高運作效能，以建置這些基礎的低功率特性，可運用的技術包括靜態功率管理及於互動時將沒有運作之電路關閉的功能。SoC並非唯一能夠運用睡眠、靜止、待機等模式自動關掉螢幕，以降低靜態耗電量達成靜態電源管理的元件。在某些模式中，可能不需要螢幕，例如將PDA當成MP3隨身聽使用時，可以關閉螢幕電源，使該部分的電源挪用至其他元件使用。

然而，除了靜態電源管理外，設計人員更須致力於降低動態功率，這不僅在支援低耗電量功能上為必要的工作，在消除高功率所產生的熱能方面更是不可或缺。但這方面的設計通常會提高裝置的管線溫度並增加漏電的情況，對管理靜態耗電率產生負面的影響。晶片設計人員都瞭解線路溫度若增加攝氏30度，就會增加30％漏電率。

然而，SoC設計人員可透過各種降低功率的設計與技術來減低動態功率，例如擷取週期較短的程式碼與資料建置內建記憶體，以提高單位milliwatt的運作效能。可調整電壓（adaptive voltage scaling）亦提供另一種降低SoC核心動態耗電率的機會。由於CMOS動態耗電率與運作頻率及供電電壓的平方值成正比，因此AVS能大幅影響供電電壓，使處理器能在最低的速度下完成所有的運算作業。此種技術雖已能大幅改善處理器核心的耗電量，但設計人員卻仍很難運用開放式迴路AVS徹底發揮省電效率。

核心的額定電壓及耗電率隨著製程技術在尺寸上的不斷縮減而持續降低，但是新的耗電量問題卻又不斷的接踵而來，未來設計人員仍須持續努力才能逐步壓低耗電率。因此，包括ARM及相關夥伴與SoC研發業者，已將研究焦點擴展至處理器以外的領域，藉以進一步降低整體耗電率，其中I/O pad即為設計人員進一步研究功率節省的重要領域。

由於業界在I/O pad的省電技術研究時程落後於核心元件，因此嵌入式裝置內的I/O元件往往耗用相當大比例的電池電力，詳見(圖一）。目前的電子裝置所使用的晶片內含數達到上百甚至上千個針腳，對電力的耗費相當可觀。在處理器、週邊數位晶片及顯示螢幕等其它元件間傳遞的時脈與資料訊號，佔電子系統總耗電量相當高的比例。由於這些元件大部份的電力消耗在終端電阻上，因此降低這方面的耗電量，能夠協助未來的掌上型產品有效地降低整體耗電預算。

《圖一　嵌入式裝置核心、I/O pad耗電量示意圖》

設計人員與傳輸線

傳輸線理論在當代電子系統設計中佔有相當重的份量。傳統派認為在實體環境中產生的訊號延遲與反射必須在線路中加入正確的終端機制來修正，一般來說都是加入終端電阻。然而，在詳細分析傳輸線損耗及相關行為後發現，終端電阻還是會耗用大量的電力。

當傳統的I/O pad趨動由低至高的傳輸並連接至另一晶片的PCB線路時，該PCB線路會被視為一個電容負載單元。其分散電容與分散電感會加入總載荷，並產生訊號波傳遞的效應。另外，趨動晶片與接收晶片本身也連結pad與封裝電容。

一般參考書籍中建議可將趨動晶片的輸出電阻設定成線路阻抗－－一個典型的序列傳輸系統。阻抗匹配性相當重要，因為當訊號傳至目的地並反射至來源端時，輸出向的訊號波電壓會增加一倍；阻抗若沒有匹配，當電壓加倍時就會發出全振幅的訊號波，產生的反射波會對訊號完整性產生極為負面的影響。

為了完成低至高或高至低的傳輸，系統會先從電池汲取電力，對載荷電容進行充電，之後再透過終端電阻進行放電。當這些電阻發出熱量時，每個傳輸線路就會消耗電力。

事實上，傳統的傳輸線設計可加入適合的元件，來解決訊號反射所衍生的耗電問題。此外，終端電阻無法針對矽元件與PCB製程的改變進行調整，這類製程上的變化會造成線路以及載荷特性的改變。

絕熱運算

有鑑於此，業界許多公司開始開發並運用絕熱運算元件來解決上述的問題。某廠商即開發一套名為Intelligent Output Driver（IOD）的專利技術，能循環運用數位I/O pad趨動器在切換傳輸線路所浪費的電力。該元件理論上最多可降低75％的耗電率，而根據實際測試的結果，該元件的測試晶片在I/O環境中能節省50％的耗電量。

該技術能主動模擬出內含來源或序列終端電阻趨動器的電壓/電流趨動特性。大量電流在無阻抗（non-resistively）電容負載模式下被送出，構建成I/O區塊的一部份，而負載本身的電感使此種環境能維持在中等程度（mid-rail）的電壓。儲存電容在上升階段提供充電電力，並在下降階段回收電力，因此能循環使用以往被浪費的電力。

由於該技術能夠配合主動切換電路，在無阻抗的模式下透過其晶片內建的儲存電容重建傳統驅動器的中間步驟電壓，除節省向來被浪費的電力外，將材料清單（BOM）中的終端電阻項目省去，還可進一步節省PCB的空間與製造成本，並提高可靠度。

針對傳輸時耗損的電力所設計的絕熱技術通常亦內含一個調適性電路（延遲鎖定迴路），透過與載荷時間常數一致化的中間電壓，控制兩個rail電壓之間的輸出切換，並主動模擬一個匹配後的系列終端電阻，協助開發業者不必在設計好電路後再針對終端電阻進行最佳化，並可更彈性地配合線路中實際事件的時序。切換事件的回轉率（slew rate）受到ramp控制電路所限制，可確保系統達到最佳化的訊號上升與下降時間，且不會衍生電磁干擾。

提升建置效益

再以IOD技術為例，在自給自足的IP單元中，IOD能取代微處理器、記憶體、FPGA、ASIC、收發器介面及其他各種類型元件內的傳統pad驅動器。由於IOD所提供的省電效益與I/O信號強度成正比，因此當IOD應用在處理器或記憶體介面以及像素時脈驅動器等活躍信號時，就能達到最高的省電效益。

就SoC設計而言，不論運用哪一種處理器核心，通常會結合外部SRAM、DRAM、Flash或ROM等類型的記憶體來搭配晶片內建的記憶體。SoC與外部記憶體之間為數眾多的互連介面，皆可運用此技術以節省可觀的電力。

時脈訊號通常是晶片內最高載荷量與最高頻率的訊號，且具有最高的活性係數（activity factor），同時在待機模式下仍能持續運作以降低靜態耗電量。因此，時脈訊號的耗電量通常高於其他訊號，且佔裝置總耗電量約40％至50％的比重。由上述可歸納出一個顯而易見的結論：循環運用每次主時脈與相關訊號傳輸的功率，就能省下可觀的電力。至於數以GHz計的超高頻訊號，則可運用Adiabatic Super Buffer（ASB）技術來克服各項挑戰，在最低的切換雜訊下達到快速切換的目標，並能驅動高載荷的互連訊號。

運用上述技術取代傳統的時脈緩衝區，可降低50％的耗電量，對整體系統的耗電率有相當大的影響。這方面的技術能重製任何輸入頻率或工作週期，協助任何具備高活性係數的高載荷訊號，並降低其耗電量。

絕熱技術的省電效益

特定裝置在整體功率預算顯然會隨著建置環境的不同而有明顯的差異。對於使用電池供電的電子裝置而言，整體功率預算的降低幅度大約在5％至20％之間。許多針對PDA設計進行的研究結果皆指出，在應用處理器與記憶體間的介面套用絕熱技術元件，可使整體系統耗電量節省5％左右。在基頻處理器與記憶體之間的介面套用該等技術，亦可讓桌上型PC耗電量降低5％。此外，在LCD與時脈驅動器訊號之間的介面套用，是開發業者下一個鎖定的目標。這種設計能在維持相同系統效能的前提下，降低50％至75％的耗電量以及1％至2％的整體功率預算，詳見(圖二）。

《圖二　IOD絕熱技術元件應用在不同建置環境下所節省的功率預算》

轉移至SoC

目前市面上的絕熱技術元件多半已應用0.6或0.8mm CMOS製程技術，且已成功量產並已將其應用在晶片I/O介面中以節省50％的耗電量。隨著尖端CMOS製程邁入100nm以下的領域，絕熱技術將能驅動更短的傳輸線，並降低多重晶片模組及未來SoC互連線路的耗電率，詳見(圖三）。

《圖三　絕熱技術將朝向全SoC建置模式的方向發展》

結論

目前市面上常見的省電模式主要都將焦點集中在如何降低漏電率以持續提高省電效益，然而這些技術顯然並不足以滿足可攜式電子裝置的市場需求。由此可知，單靠依賴製程技術演進使電壓降低所產生的效益，並無法滿足實際的需求。

嵌入式開發人員需要以電路為基礎的功率管理技術，但此類技術的應用層面將超越無法應用在主動模式中的靜態功率管理技術。嵌入式社群已將管理與降低主動功率視為關鍵，必須徹底解決這方面的問題，才能讓所有電子元件滿足現代生活型態與商業活動持續升高的需求。

這些衍生自SoC處理器核心的技術已逐漸擴展至晶片內部的週邊元件，絕熱技術正從處理器、記憶體、ASIC、FPGA、ASSP及其他元件的I/O針腳，轉移成MCM在建置晶片之間的互連線路，以使SoC週邊元件間能構建低耗電的互連線路。（作者為Adiabatic Logic技術長）

延 伸 閱 讀	AMR 的概念允許在頻道狀況差的時候能有接近固網的通話品質，而當狀況好的時候品質會更好。本文提供讀者對於典型以軟體為主的產品，如行動電話的語音編解碼器，其發展方法的實務概論。相關介紹請見「剖析GSM系統之嵌入式設計」一文。 在嵌入式裝置中建置平行處理機制能帶來諸多效益，尤其是改進系統效能。儘管仍面臨基礎挑戰，但發揮更高平行效能所具有的潛在利益也使業者對於開發多處理器抱持著極大興趣。本文除介紹多重處理的關鍵詞彙，並將深入介紹具彈性且通用的平行技術應用模式所具備的低耗電率與可擴充性等多項優勢。你可在「嵌入式裝置平行處理技術深探」一文中得到進一步的介紹。 學術界已經以 MOSFET 元件為基準，設計出了若干個高能效的絕熱邏輯系統。在「實體問題並非CMOS製程升級的主要障礙」一文為你做了相關的評析。

最新消息

在經濟不景氣的現在，許多人相信資訊家電、智慧型手機與 PDA 等產品將是挽救台灣 PC 王國的最後一張王牌，而這張王牌的正確名稱應該稱作『嵌入式系統』 (Embedded System) 。相關介紹請見「嵌入式系統的發展」一文。 為了控制和降低電子產品的功率耗損，因此尋找延長電池壽命的方法也成為業界最首要的任務。最近的趨勢和法規均要求電子產品包括 AC adapter 等，必須滿足或超出未來特定的“主動”和“無負載”模式要求。因此業界需作出配合，使符合標準設計的性能得以保持甚至提升。你可在「AC adapter電源轉換器應用概述」一文中得到進一步的介紹。 消費性電子產品中的數位系統為雜訊及電磁波的干擾源，這些雜訊來自於電磁波幅射、電纜傳導、電波傳波及電視傳輸等。所有電子產品都必須通過測試以符合電磁波干擾規範，本文將探討以脈波振盪器與交換式電源轉換器來控制這些雜訊的優點。在「展頻式脈波振盪器降低電磁波干擾」一文為你做了相關的評析。