《圖一　明導國際亞太地區總裁楊正義》

在IC設計走向SoC（系統單晶片）的趨勢之下，解決晶片設計流程中因類比（Analog）與混合訊號（Mixed Signal）比重日益提高所帶來的功能驗證（Verification）難題，成為整體IC設計業界面臨的一大挑戰；為提供Design House客戶更具效率的SoC設計解決方案，EDA大廠明導國際（Mentor Graphics）推出以供應一訴求更高延展性的混合訊號功能驗證平台工具ADVance MS（ADMS） 4.0版，該套工具可支援SystemVerilog和SystemC設計語言，強調IC設計工程師無論是在以數位為主（digital-centric）或是類比為主（analog-centric）的設計流程中使用，皆能達到提高驗證效率的目標。

明導國際亞太地區總裁楊正義引述研究機構IBS的報告指出，在SoC設計趨勢下，現今的IC設計中全數位（All Digital）訊號與類比／混合（A/MS）訊號之比重與過去呈現完全不同的局面，在1999年僅佔22％的A/MS訊號設計比重，將在2005年超越數位訊號設計比重達到67％，該機構亦指出，為達到縮小晶片體積、提高晶片功能與優化電源管理的效果，在2006年將有73％的SoC設計以混合訊號設計做為開始；而對IC設計業者來說，類比／混合訊號設計比重的提高，在晶片設計與驗證上的挑戰也隨增加，尤其是如何讓原本分頭進行的數位與類比訊號設計、驗證整合至單一環境，更成為關鍵課題。

楊正義表示，數位訊號設計是以程式語言環境為基礎（language-driven）、由上往下（top-down）的層級式設計，目前自動化設計的程度較高，而類比訊號設計則是多必須以手動佈線的電路圖（schematic）為依據，是由下往上（bottom-up）的設計方法，兩者之間在設計流程上完全不同；因此新一代混合訊號設計工具須克服的問題，即是試圖解決數位與類比設計的歧異性，以更簡化的流程來縮短晶片的設計時程。明導國際所推出的ADMS平台，即是提供一整合性環境來提高混合訊號設計效率，該平台涵蓋8種設計語言，包括SystemVerilog、SystemC、VHDL、Verilog、SPICE、VHDL-AMS、Verilog-AMS以及C語言，讓使用者能在單一模擬環境中，執行從系統規格階段到後佈局驗證階段的功能方塊層級檢查及全晶片功能驗證，包括以支援數位設計為主的測試平台（testbench）、以類比設計為主的電路模擬與混合訊號設計為主的「棋盤式」（checkerboard）分析。

楊正義進一步指出，亞洲地區已經逐漸成為全球SoC設計的重心區域，除台灣IC設計廠商投入者眾，歐美大廠為節省人力成本也開始將設計案交由東南亞、印度的設計中心，而明導國際除將持續開發更具彈性的新一代設計方法學，也將對亞洲市場的經營投注更多心力，以提供本地客戶充分的支援。