長久以來,設計人員為迅速發展的市場如消費電子和汽車等開發產品時,都面臨嚴峻的上市時間壓力。但是現在,這些嚴格的時間要求已經轉移至其他許多領域,包括嵌入式控制和工業設計。
毋庸置疑,近年來談論最多的晶片設計趨勢是系統單晶片(System-on-a-chip;SoC)──透過製程技術和設計方法的突飛猛進而得以達成。但是SoC的進展仍然緩慢,並且對市場的變化非常敏感。此外,開發SoC本質上是一項成本高昂的高風險事業。只有少數公司擁有充沛的資源,能負擔將SoC產品發展成為ASIC般生產所需的非經常性工程費用(NRE),即使公司擁有足夠資源也必須仔細考慮其投資報酬率。
在業界,迅速將產品推出市場非常重要。產品每延遲一周上市,都會造成營業額巨大的損失:舉例來說,如果產品的平均售價為1500美元,而其製造商預計銷量將增加到至每週100件,那麼,設計延遲三個月便會帶來超過100萬美元的損失。
FPGA──靈活的工業設計平台
因此,設計人員期望將現場可編程閘陣列(FPGA) 作為靈活的設計平台。此一趨勢在無線通信設計方面更加明顯,本文稍後將加以敘述。在這種應用中,最初考慮的是採用特定應用標準產品(ASSP),然後是特定應用積體電路(ASIC)。但是當考慮到上市時間、實施彈性及未來過時等問題時,設計小組決定轉而採用FPGA來達成其計畫。
正如預料一般,上市時間壓力並不是導致設計人員轉向可編程邏輯元件在設計中獲得加值效能的唯一推動力。當今的製程幾何能夠達成新一代的可編程邏輯元件,可提供更多更高速的邏輯、更快的I/O與更低的價位。因此,FPGA現能用於嵌入式應用,而過去由於性能緣故,只有ASIC或ASSP才能達到這些要求。
現今的高效能FPGA不再局限於引進系統連接邏輯,還可作為SoC平台,讓設計人員輕易地修改以進行變更、修復錯誤或在用戶需要升級和配合市場發展時研發未來的衍生產品。那些先前選擇半客製化ASSP的設計人員,現已不需要再接受應用中不夠理想的解決方案;而可以透過比使用ASIC更快的速度建構以客製化FPGA為基礎的方案,同時能適應變化多端的市場需求。
FPGA使用量增加的另一個原因是可編程元件的IP數量和範圍大幅地增加,包括各種標準效能如廣泛用於工業應用的8051微控制器。這類預驗證和測試的IP專為可編程邏輯應用而最佳化,使設計人員能夠快速建構系統並將其編程到FPGA之內。IP通常以表單或RTL形式提供,所以,設計人員無需更改便可快速使用,或者按照設計要求進行配置。
例如,Actel的Core8051與8051指令集相容,能讓設計人員藉由對現有微控制器架構方面的經驗,發揮現有的大量代碼和工具的優勢,進一步縮短開發週期。通常,這類IP都具有額外特性:如Core8051擁有線上除錯能力,能簡化IP在系統上的除錯,協助設計人員更快地將產品推出市場。
簡化設計、縮短上市時程
當產品年產量在10萬件以內時,FPGA可以是一個出色的平台,能滿足許多工業和嵌入式控制市場區隔的需要。以微控制器為基礎的SoC之發展有兩個主要因素,分別是需要整合的元件或周邊數量,以及所選元件的應用軟體和專屬驅動程式的整合。在理想的情況下,設計人員當然希望以減少製程步驟和元件數量來縮短開發時間。此外,他們也會簡化應用軟體的整合。在FPGA內使用的整合IP發展平台是簡化設計過程和縮短上市時間的現代化解決方案。在流程圖(圖一)中,比較了使用大量IP建構微控制器SoC的關鍵步驟,和使用IP平台開發FPGA設計所需的步驟。
IP平台設計將多個元件整合在一個區塊中。這些元件區塊及平台已經進行預整合和預驗證。當然,IP預建構區塊的主要問題是用戶可能並不想要整合平台中所有的元件和特性。這個問題的解決方法是不單將元件區塊、甚至這些元件區塊的關鍵產品特性也設定成可配置狀態。
![《圖一 以大量IP建構微控制器SoC和使用IP平台開發FPGA設計所需的步驟流程圖》](/art/2005/01/011754205136/p1.gif)
《圖一 以大量IP建構微控制器SoC和使用IP平台開發FPGA設計所需的步驟流程圖》 |
|
Core8051
事實上,Actel的Core8051 是這種預驗證、可配置平台的一部分,名為Platform8051。除了8位元Core8051微控制器外,它還包括五個其他IP單元:Core10/100、CoreSDLC、CoreI2C、CoreSPI和Core16X50。設計人員可指定這些IP內核的任何配置以達成SoC設計,而付出的時間和費用只占開發ASIC所需的一部分。
Core8051是單週期8位元微控制器單元,與流行的ASM51指令代碼相容,並且能在40 MHz以上頻率工作。8051指令代碼廣泛用於各電子工業領域的嵌入式系統中。(圖二)所示為這種內核特性的說明方塊圖。Core10/100是乙太網媒體存取控制器,以10或100Mb/s的資料速率與區域網路連接,具有用於物理連接的媒體獨立介面(MII),並可按照IEEE802.3標準執行帶衝突檢測的載波感測多重存取/偵測碰撞(CSMA/CD)演算法。這兩個IP組成了Platform8051開發套件中使用的網路伺服器設計。
Platform8051還由四個其他周邊內核構成:
- ●CoreSDLC是高速同步串列資料連結控制器,運作與工作在CPU控制下SDLC模式的Intel 80C152 Global Serial Channel相似。該IP被當作嵌入式應用的特定串列介面。
- ●CoreI2C是提供雙線串列介面的匯流排控制器,支援Philips I2C標準的100 kb/s和400 kb/s資料傳輸。這種菊花鏈式匯流排標準獲許多消費電子和嵌入式應用採用。
- ●CoreSPI是串列周邊介面,可在8051和週邊設備之間達成同步串列資料傳輸。SPI是一種用於各種嵌入式應用的點對點匯流排標準。
- ●Core16X50是帶有或不帶FIFO支援的通用非同步式串列介面(Universal Asynchronous Receiver Transmitter;UART),與德州儀器的16550元件軟體相容,並且為Core8051增添額外的串列通道。它也可以當作串列或數據機介面。
Platform8051
在嵌入式控制應用中,Platform8051內含的元件內核都是常用的周邊,因為它們允許設計人員達成諸如感測、控制、監控和通信等關鍵效能。透過這些預驗證單元,設計人員可以重新利用IP,而毋須花費時間將相同的內核反覆開發和整合於平台中。使用Platform8051,設計小組可以將寶貴的設計和驗證時間用於開發加值的應用軟體和周邊,使得最終產品更具特色。
設計人員需要開發工具來研發FPGA和用於8051的應用代碼。Actel的Libero設計環境可讓設計人員模擬和合成完整的整合RTL,然後利用表單對設計進行模擬和時序分析,再使用Actel的Designer軟體進行佈線。最後,使用Actel的FlashPRO或Silicon Sculptor編程器對FPGA進行編程。
在微控制器編程和除錯方面,Actel與First Silicon Solutions(FS2)和Keil Software兩家公司合作。FS2 System Analyzer的設計支援應用軟體的線上除錯,使用Actel Core8051微控制器的特殊效能和整合周邊。FS2 On-Chip Instrumentation(晶片級線上除錯儀;OCI) 的延伸(即專屬的silicon hook)將整合在Core8051 MCU中,讓FS2可以提供更好的除錯工具。來自Keil的μVision整合開發環境(IDE) 將專案管理、原始程式碼編輯和程式除錯組合成為效能強大的開發環境。?Vision 除錯器效能完整,可以讓軟體發展人員在PC上對目標程式進行全面模擬。
Platform8051開發套件
除了軟體發展工具外,Actel還提供Platform8051開發套件,如(圖三)所示,使設計人員能夠觀察Actel內IP的工作情況,並迅速和有效地建立和模擬衍生設計。該套件可以大幅減少系統驗證時間。它還包括一個可重新編程的ProASIC FPGA、先前提到在元件上編程的網路伺服器設計、網路伺服器代碼範例、所有相對應的電纜、FS2 System Analyzer和 Keil ?Vision評估套裝軟體,以及可供選擇的FlashPRO Lite編程器。
透過平台IP的方式,FPGA的優勢顯而易見,就像最近設計的區塊化無線工業網路,用於高雜訊工廠環境和製造自動化中。設計小組最初想用分離ASSP,但很快發現這方式並不能在得到正確的效能組合之際,同時滿足尺寸和功率需求。
換句話說,設計人員只可在ASIC和FPGA之間選擇。專案成本分析研究顯示,對於所預計的元件數量,ASIC和FPGA元件的成本接近;但是FPGA沒有任何的NRE投資。因此,設計小組決定採用FPGA方案。
當設計小組考慮專案所需的IP時,更加認識到FPGA在成本和上市時間方面具有更大的優勢。 由於FPGA供應商已經擁有專案所需的大多數IP,因此設計小組只需開發少量特別的IP。使用預開發和驗證IP能縮短設計週期長達六個月,讓設計小組可以更快的速度和更短的週期讓產品上市。而更短的上市週期可帶來更多的營收。因為產品市場佔有率大於預期,所以明顯地增加了銷售額和利潤。
在此同時,設計小組可以根據較大型用戶的應用和特定需求客製化區塊,並且在毋須替換整個線路板的情況下進行現場產品升級,過程中只需要對FPGA進行重新編程。此舉能降低用戶的整體成本、增加產品的價值並擴大市場需求。
結語
設計人員從未面對如此巨大的上市時間壓力。不論是設計網路介面、電機控制器、邏輯控制器、通信系統或任何的工業應用,FPGA結合種類繁多的可用IP正成為工業設計的最佳方案。就上市時程、執行的彈性及未來的產品更新等因素而言,FPGA較ASSP和ASIC解決方案具有更多優勢。此外,因為許多工業應用數量較少,FPGA會比傳統的ASIC方案節省更多的成本。設計人員能夠迅速把效能編程,並在應用產品中測試,然後對效能規格的變化進行重新編程,自然對工程師更具吸引力。這些特性再結合目前在性能、尺寸和價格方面的進步,可讓設計人員透過所熟悉的標準迅速將產品推向市場,並使產品留在市場的時間和獲得的營收提升至最高。(作者為Actel IP產品市場高級經理)