帳號:
密碼:
最新動態
產業快訊
CTIMES / 文章 /
兼具低電壓與低功耗特性的可編程SoC
電源設計專欄

【作者: Palani Subbiah】   2010年03月10日 星期三

瀏覽人次:【11563】

為何要注意電源管理?


電源管理基於許多因素,已成為越來越重要的課題。提高電池續航力,並設法在產品中加入更多功能,一直是行動手持嵌入式系統所面臨的嚴峻考驗。電池化學材料科技的進步速度過慢,無法及時滿足業者需求,因此矽元件廠商想紓解眼前的壓力,就必須在更低功耗下達到更高效能。



另一方面,持續縮短的研發週期,促使業者必須因應上市時程的要求,因此必須在更低功耗下提供高彈性且可編程的元件。此外,環保的趨勢要求廠商減少電池廢棄物,使得嵌入式系統必須減少電池更換的次數。另一方面還有政府的管制規範(像是能源之星),這些全球適用的標準其目的是要降低設備在待機時消耗的電流。新一代的嵌入式系統僅需要極低的作業與睡眠模式耗電,同時能提高彈性與可編程能力,以因應上市時程的要求。



除了降低消耗電流外,業者還須降低系統電壓。在幾年前,最低運作電壓的標準是3.3伏特。如今標準已降至1.8伏特。順著這個趨勢,未來的裝置必定會採用低於1伏特的電壓。這將讓業者未來運用SoC開發出的產品,僅需一顆三號或四號電池就能運作(電池電力耗盡時的電壓約為0.9伏特)。雖然一些採用SoC的設計,目前能在1.8伏特的電壓下運作,但類比元件的效能在這麼低的電壓下經常會有效能衰退的問題。



對於需要理想類比效能的手持電池供電裝置而言,系統若能在低於1伏特的電壓下運作,並且仍滿足類比元件的效能需求,通常就能轉移至單顆三號或四號電池的設計。這不僅讓消費者減少成本,亦減少電池的消耗數量。



如何在低於1伏特的電壓下運作?


當嵌入式SoC元件內建一個升壓式轉換器,能把輸入電壓(例如0.9伏特的輸入電壓)轉換成更高的系統電壓(例如3.3伏特),就能在低於1伏特的電壓下運作。在這種模式下,須注意升壓式轉換器產生的雜訊不能影響到類比周邊元件的效能。圖一顯示Cypress的PSoC 3可編程系統單晶片內的整合式升壓轉換器,其系統層級的連結。




《圖一 系統層級的連結設計,用來將外部低電壓轉換成更高的內部電壓》 - BigPic:716x550




採用一個能接受低於1伏特電壓的整合式升壓轉換器,能得到以下好處:




  • (1)系統僅需一顆三號電池或四號電池就能運作



  • (2)即使電源的電壓變動,仍能保證提供最低系統電壓



  • (3)能使用升壓後的輸出電壓,讓系統中其他需要更高電壓的電路能順利運行。例如液晶螢幕的玻璃面板、感測器電路等。





更廣的電源電壓範圍


在更廣的電源電壓範圍下,從1.8伏特(從0.9伏特經過升壓轉換)至5.5伏特,能為使用者提供最高的彈性,這是因為:




  • (1)能涵蓋標準的電池電壓範圍,包括各種最常見的電池,一直持續到電池壽命結束為止,如表一所示。



  • (2)相容於舊系統所使用的3.3伏特與5伏特。



  • (3)高耗盡電壓5.5伏特,提供5伏特以上的餘裕空間,讓用戶能針對舊系統進行全範圍(rail-to-rail)的訊號量測。





(表一) 一般通用電池標準電池電壓範圍























電池種類

電池剛啟用時的電壓

電池電力耗盡時的電壓

單顆三號電池/四號電池

1.5V

0.9V

兩顆三號電池/四號電池

3.0V

1.8V

CR2032 鈕扣電池

3.0V

2.0V




在面臨範圍較廣的外部電壓時,想讓矽元件維持穩定的低核心電壓,可在元件內運用內建式低壓差穩壓器。針對數位與類比元件分別配置不同的內部穩壓器,可確保不會因數位元件電壓所產生的雜訊,而導致類比元件的效能衰減。圖二顯示系統層級的連結,以及內部穩壓器,面對的是較大的電壓範圍。




《圖二 內部穩壓器的系統層級連結》 - BigPic:999x943




在圖二中,Vddd與Vdda的範圍為1.71伏特到5.5伏特,內建的類比與數位穩壓器,確保核心繼續在穩定的低電壓下運作。在妥善的設計下,此系統亦能確保在整個電壓範圍內,類比元件的效能可維持一致。



為I/O插槽提供獨立的電源


為提供系統中其他需要不同系統電壓的元件連結介面,SoC需另一個I/O電源,能單獨設定成大電壓範圍內的任何伏特值。一個SoC擁有4個I/O連結插槽,每個I/O插槽可使用1.8伏特至5伏特範圍內的任何電壓來驅動,故能緊密連結至印刷電路板上其他元件,如圖三所示。



《圖三 每個I/O插槽各自獨立的電源電壓,針對其他使用不同電壓的元件,提供緊密連結的介面》


彈性電源模式


業界仍存在可編程系統耗電過高的迷思,然而許多審慎規劃的可編程SoC,其世界級的功耗數據足以媲美獨立型微控制器。考量顧客的應用後,本文把適合的耗電模式以及其耗電數據整理成表二。



(表二) 耗電模式及耗電數據

































耗電模式

描述

耗用電流 (mA)

喚醒的來源

一般工作模式

主要的運作模式,所有周邊元件都可用(可編程)。可關閉特定周邊元件的供電。

CPU以6MHz時脈運作時為1.2mA(關閉周邊元件的供電)

-

特殊作業模式(Alternate Active)

類似一般工作模式,通常會減少供電周邊元件的數量,藉以降低功耗。其中一種可行的組態,是關閉CPU與快閃元件的供電,並讓周邊元件以全速模式運作

 

-

待命睡眠模式(Sleep)

所有子系統自動關閉。即時時脈仍維持啟動

1μA

GPIO、I2C、RTC、睡眠模式計時器、比較器

休眠模式(Hibernate)

所有子系統均自動關閉。是最低功耗的模式,所有周邊元件與內部穩壓器都關閉。組態設定與記憶體的內容仍會被保留。

200nA

GPIO




當使用者啟用系統時,系統的正常運作模式就是表二中的作業模式。在這種模式中,可藉由一個可編程SoC來選擇要關閉哪些周邊元件。



在特殊作業模式中,可選擇啟用較少的周邊元件。系統可從正常作業模式切換到這種耗電較低的特殊作業模式。當離開這種模式時,系統會回復到正常的作業模式。舉一個例子,一個有螢幕的嵌入式系統,關閉螢幕電源時,還是能單獨運作。當螢幕需要關閉時,系統會進入特殊作業模式,並關閉螢幕顯示周邊元件電源。



在使用電池的嵌入式系統方面,睡眠模式是一種常用的模式。在這種耗電極低的模式下,所有周邊元件都切換至低功耗狀態,即時時脈則維持運作。對於在作業與睡眠模式下需要維持作業的系統,亦可採用這種模式。舉一個實例,一個溫度感測器需要每分鐘更新其量測數據。系統每一分鐘會被喚醒一次,擷取數據後又切換回睡眠模式,結果就是降低平均功耗。



休眠模式是功耗最低的元件運作模式,記憶體內儲存的內容以及組態資料都能繼續保存。透過I/O來源來喚醒系統的功能,讓使用者或是系統中另一個元件都能喚醒系統。休眠模式亦可取代掌上型裝置的電源開關(按下任何一個按鈕都可啟動該裝置)。



結論


可編程SoC(PSoC)不僅具備極高的整合度,還讓使用者能運用可組態與可編程的系統,自行建構客製化的周邊元件。細心設計可編程SoC,能得到電源管理功能,不僅具備媲美微控制器的耗電數據,還提供一個可組態的電源管理系統,亦能提供精準的類比效能。



---作者為賽普拉斯半導體工程經理---



相關文章
電容式感測設計趨勢吹向手機應用市場
電玩遊戲之電容式感應設計技巧
MCU之可程式化單晶片設計架構
PSOC將大放異彩
柏士微系統在MCU領域獨樹一幟
comments powered by Disqus
相關討論
  相關新聞
» 豪威集團推出用於存在檢測、人臉辨識和常開功能的超小尺寸感測器
» ST推廣智慧感測器與碳化矽發展 強化於AI與能源應用價值
» ST:AI兩大挑戰在於耗能及部署便利性 兩者直接影響AI普及速度
» 慧榮獲ISO 26262 ASIL B Ready與ASPICE CL2認證 提供車用級安全儲存方案
» 默克完成收購Unity-SC 強化光電產品組合以滿足半導體產業需求


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.18.222.164.176
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw