利用类神经网路进行ADC错误的后校正

在NXP的Eindhoven总部，采用以MATLAB和深度学习工具箱（Deep Learning Toolbox）设计、训练的类神经网路来对ADC错误进行后校正，进而了解ASIC在正常操作条件下消耗的功率状况。

在制程当中，积体电路（integrated circuits；IC）若稍有缺陷，可能就会造成类比数位转换器（analog-to-digital converters，ADCs）实现到IC上的错误；像是电晶体、电阻器、电容器等类比元件的不匹配（mismatch）可能导致讯号失真，例如不佳的总谐波失真（total harmonic distortion；THD）。

图1 : 在制程当中，积体电路（IC）若稍有缺陷，可能就会造成类比数位转换器（ADCs）实现到IC上的错误。 （source: Science Mill）

至于减少ADC错误的方法之一，在于使用更大型的类比元件来扩大设计，这种方法虽可以改善匹配、进而改善失真的数字，但却需要配置更大的面积及更多电力；第二种方法则是加入校正电路系统，但是这需要额外的矽面积，并增加成本与功耗—而且在执行校正时，通常还必须要知道错误发生的原因。
...
...

另一名雇主	限られたニュース	文章閱讀限制	出版品優惠
一般使用者	10/ごとに 30 日間	0/ごとに 30 日間	付费下载
VIP会员	无限制	25/ごとに 30 日間	付费下载