美国国家半导体（NS）推出一系列全新的高效能高速模拟/数字转换器，其主要转换功能有显著的提升。ADC14DS105芯片是其中一款14位、105MSPS的双信道模拟/数字转换器，全功率带宽高达1GHz，而且可以支持串行低电压差动讯号传输（LVDS）输出。而ADC14C105是一款14位、105MSPS模拟/数字转换器，在240MHz的输入频率下作业时，其无杂散讯号动态范围（SFDR）可达82dBc以上，而讯号噪声比则达72dBFS。这些参数都在生产过程中经过严格测试，加上这款芯片以3.0V供电电压作业时，其功耗低至320mW，因此在竞争激烈的低功率模拟/数字转换器市场上，是动态效能佳的低功率数据转换产品。

NS此系列采用先进CMOS制程技术制造的模拟/数字转换器不但功能效能齐备，另一特点是可支持高阶架构设计，而且功耗低，是数据转换系统的理想解决方案。对于广大的用户来说，这款模拟/数字转换器有许多优点，例如可加强无线通信系统的射频收发能力，而且成本较低。此外，这款芯片还可提高医疗设备的扫描影像清晰度，以及提高测量仪表的测量读数准确度。

此系列模拟/数字转换器内建高效能的取样保持放大器，和高精度带隙电压参考电路，而且输入带宽达1GHz，因此可以支持中频取样作业。不同型号的产品有不同的取样率，可以满足各种不同应用的要求。除此之外，这系列芯片有单及双信道两种模式可供选择，而输出方面则有平行CMOS及串行LVDS两种选择，让工程师可灵活画分系统功能，确保讯号完整，以及更容易将FPGA或ASIC与模拟/数字转换器连接一起。这系列芯片的各型号产品接脚均可兼容，确保系统可以轻松由12位升级至14位，部分芯片更可在摄氏-40至+85 度的工业温度范围内作业。单信道的型号都采用32接脚的LLP封装，大小只有5mm x 5mm，而双信道的型号则采用60接脚的LLP封装，大小只有9mm x 9mm。

此系列模拟/数字转换器若以1GHz以上的全功率带宽作业时，其动态效能及线性表现都优于上同类产品，而功耗也较低。若以300MHz的输入频率作业，其无杂散讯号动态范围可高达80dB，若采用3.0V的供电电压，其功耗更低至320mW，令无线通信系统有更强的接收能力，甚至在邻近信道的强力讯号干扰之下，仍可接收指定频带内的微弱讯号，而且即使输入频率高达300MHz以上（以低成本传统时钟振荡器作为计时时钟），讯号噪声比仍然达70dB以上，因此系统设计工程师可以充分利用这个低噪声的优点，改善移动电话基地台的接收能力。由于这系列芯片具有高带宽及高取样率的优点，因此可以支持高中频取样。

换言之，系统无需加设向下变频级，可为系统节省可观的成本，而且低功耗的优点也使系统更稳定可靠。此外，由于此系列芯片的动态效能佳，因此系统设计工程师可将多条讯号路径整合一起，将单载波的无线通信架构升级为多载波架构，让模拟/数字转换器可以将多个载波讯号转为数字讯号。最后，此系列芯片的带宽极高，因此驱动器放大器不会受太多的限制，让工程师可以简化讯号路径的滤波系统。此系列芯片可以确保设有宽带讯号分析功能的通讯系统接收器及测试设备能够充分发挥效能。

若模拟输入频率较低，在80MSPS的取样率作业，其讯号噪声比可达75dBFS，而无杂散讯号动态范围（SFDR）则可达90dB，使有效位数（ENOB）可达12位；若取样率为105MSPS，讯号噪声比可达74.5dBFS，无杂散讯号动态范围则可达90dB，使有效位数可达11.9位。

在静态方面的表现，这系列模拟/数字转换器的输入偏移错误只有+/-1mV，增益错误只有+/-0.5%FS，而微分非线性（DNL）错误只有+/-0.5LSB，而积分非线性（INL）错误只有+/-1.5LSB。由于这系列芯片采用先进电路设计，因此功耗可降至最低。实际功耗则取决于取样频率，但无论功耗高低，其动态效能不会受到影响。由于时钟输出接脚（DRDY；数据可随时输出）的上升边缘位于输出讯号目视图的中央位置，因此系统设计工程师可利用时钟输出接脚捕捉平行的CMOS输出数据。此外，Vcom（+1.5V）能够提供2mA的输出电流，因此能直接驱动外置放大器或变压器的共模电压，对单端讯号转为差动讯号的通讯系统来说无需另外添加缓冲器。

《图一a ADC14C105模拟/数字转换器，以105MSPS取样率作业时的讯号噪声比及无杂散讯号动态范围的变化》

《图一b 功耗与时钟频率之间的函数关系》

这款双信道模拟/数字转换器可将两条信道的不同参数互相对准，其准确度优于市场上同类产品。在对准过程中，这款芯片先将所取得的CMOS时钟输入传送到芯片的核心，然后经由一条缓冲信道，再将时钟输入传送到两条信道的时钟输入端，整个过程只需4个CMOS闸极。此外，这款芯片还有内部区段分割功能对准及供电路径选择等功能，可将两条信道的不同参数互相对准，例如信道间的孔径抖动失配不超过30fs，而信道间的孔径延迟失配则不超过50ps。这款双信道模拟/数字转换器的信道间增益错误失配不超过+/-0.2%FS，偏移失配不超过+/-1mV，而信道间的串音干扰则达-95dB以上。

LVDS是个电磁干扰极低的接口解决方案，适用于高速的数据转换器，由于LVDS接口的输入/输出速度比CMOS缓冲器高，辐射则更少，而且采用这种接口又可减少线迹数目，因此LVDS已成为高速数据类转换系统的标准接口。串行LVDS输出模拟/数字转换器提供单行及双行两种不同的数据传输模式，这个设计的目的是要降低一半的LVDS数据传输率。单行模式适用于25MSPS至65MSPS的范围，这个范围内的取样率相当于350Mbps至910Mbps的数据传输率。双行模式的数据传输率刚好是上述传输率的一半，因为LVDS输出接脚的数目增加了一倍，因此，LVDS模拟/数字转换器若采用双行模式作业，转换率便可提高到50MSPS至105MSPS的范围内。

单行模式符合LVDS技术标准规定的时序。讯框时钟与取样时钟都以同一频率计时，而OUTCLK时钟的相位偏离讯框时钟的相位为90度，但讯框时钟则与串行数据、SD1及SD0对齐。双行模式的成本基本上较单行模式低，因为讯框时钟及OUTCLK时钟的频率是单行模式的一半。另外，数据传输率也降低了一半，因此每一讯框周期内的位计数保持不变。

《图二 ADC14DS105 芯片以1.12Gbps速度作业时的目视图。》

LVDS接口设有偏移模式及各字对齐模式两种不同的数据捕捉方式，以便解串器更易捕捉数据，用户则可按照个别应用的需要，选用适合的数据捕捉方式。SD0/SD1这两条信道采用各自对齐的模式作为默认模式。若采用偏移模式，SD0信道的数据比SD1信道的数据延迟半个字符。数据传输率降低一半的最大优点是可简化电路板及解串器的设计。换言之，加设双行模式这一选项可以精简高速数据传输系统的设计流程，使设计工作变得更为容易。

为了确保LVDS接口可以支持除错功能，这款双信道模拟/数字转换器还设有测试支持功能，可以支持不同的测试模式，其中包括固定测试模式以及用户自选测试模式。此外，这款双信道模拟/数字转换器的许多功能都可设定，例如，可以将个别控制接脚连接电源或地线进行设定，也可利用串行接口设备接口（SPI）设定转换器的有关功能。

IDCW = 80 MS/s x 14-bit = 1.12Gbps = 1bit/892.9 ps

ADCW = 100 x (1 – Tj/IDCW) = 100 x (1 – 85 ps/892.9 ps) = 90.5%

公式中的IDCW是指理想状态下的数据捕捉窗口，而ADCW是指实际的数据捕捉窗口。

如(图二)为典型的目视图，图中清楚显示串行LVDS接口如何传送数据，以及讯号以80MSPS或1.12Gbps的速度传送时，所显示的讯号随机抖动、确定性抖动以及不同数据的不同抖动。以上抖动所产生的任何影响都必须计算在内，以便取得数据捕捉窗口（data capture window）。图中所示最新推出的模拟/数字转换器为数据捕捉提供90％的窗口容限。

---作者任职于NS美国国家半导体数据转换系统产品部---