高速差动放大器可以为包含高速类比数位转换器（ADC）的讯号链增加灵活性。差动放大器可以提供各种讯号调节，如增能、阻抗变换以及单端到差动转换。

ADC通常提供固定增能元件，透过略低于（但是不能高于）满刻度的讯号驱动时，可以呈现出最佳的性能。当对振幅仅为一个最低阶（LSB）的微讯号进行数位转换时将会产生失真。同样，将ADC驱动到满刻度以上也会引起失真。许多ADC都会由于相对很小的超量趋动而损坏。 CLC5526是一款多变增能差动放大器，设计用来在驱动高速ADC时提供增能和衰减。由微控制器控制时，可以增加42dB的动态范围。对于需要低失真、固定增能和直流连接的应用，LMH6550之类的放大器会是理想的选择。 LMH6550之类的差动放大器可用于选择准确的共模操作点。当与CMOS类比数位转换器配合时，这两种放大器都可以提供低阻抗和高驱动能力。

在选择使用那种放大器来驱动ADC时，首先必须确定需求系统。需要考虑的主要参数包括︰频宽、失真、平衡误差和稳定时间。对于宽频讯号来说，失真通常是决定性的要素。反之，对于窄频讯号来说，由于失真可以由DSP消除，因此频宽成为主要考虑的问题。窄频讯号的特性包括内部调变和频外谐波失真，而对于宽频讯号来说，许多谐波失真将进入频率内。随后将讨论适用讯号和ADC特性的详细选择标准。

首先简要回顾一下ADC的基础知识。 ADC为混和讯号元件同时包括类比电路和数位电路。对于特定应用，ADC的数位部分在固定的取样频率（Fs）下工作。取样频率决定以下将详细讨论的关键工作特性。当对讯号进行数位化处理时，ADC将受到奈奎斯特理论的约束。奈奎斯特理论指出，对讯号取样所用的频率至少应该为讯号所含的最高频率分量的两倍。这种限制导致讯号混叠。混叠讯号是偏离其真正频率而出现在ADC中的讯号。混叠讯号是在系统设计过程中必须考虑到、但是却不一定需要的。 (图一)说明混叠，频域图显示取样效果。根据应用的不同，混叠讯号的频率可以高于或低于所需的讯号频率。使用类比滤波器或选取适当的取样频率将会消除混叠引起的失真。

《图一 奈奎斯特操作》

＜注：注意谐波能量如何混叠到奈奎斯特频率内。 （由LMH6550驱动ADC12L080，取样频率 = 64MHz，讯号频率= 9.8MHz）＞

奈奎斯特取样

奈奎斯特取样也许是类比数位转换器最为经典和普遍的应用。在这种情况下，讯号频处于直流和ADC的1/2取样频率（Fs/2）之间。奈奎斯特理论说明，必须利用取样频率至少两倍于被取样讯号最高频率分量（注意这并不适用于调变讯号的载波，只适用于讯号中承载讯息的部分）的ADC将讯号数位化。例如，数位化频率范围在300到3000hz之间的通话的语音数据，可以使用一个最小取样频率为6khz的ADC。在美国通话数位化的取样频率为8khz，分辨率为8bit。

尽管奈奎斯特操作为ADC的最低要求，但它却使抗混叠滤波器对表现系统性能具有重要意义。而驱动放大器也成为奈奎斯特取样中极其重要的部分。放大器的0.1dB频宽必须大于1/2取样频率。放大器和ADC应具备相近的失真和高达1/2取样频率的杂讯性能。如果放大器被用成主动性滤波器，则其3dB频宽需要接近于两倍取样频率。通常对于奈奎斯特操作，放大器的所有指标在不低于Fs/2的频率范围内应当与ADC的指标相近。对于直流连接讯号或在50 MHz下需要缓冲、对少量固定增能和出色的讯号净化的宽频讯号来说，LMH6550之类的固定增能放大器将是最理想的选择。 LMH6550不需要变换器来进行单端到差动转换。

《图二 过量取样，抽样频率是奈奎斯特频率的六倍》

过量取样

现代的ADC速度非常快，其时脉频率比讯号频宽所需的频率高很多。就叫做过量取样。过量取样实际上是奈奎斯特操作的一个子集，因为讯号频完全在0－Fs/2之间。根据定义若要在过量取样模式下操作，讯号频必须远低于Fs/2。确定过量取样率数量的方法是用Fs/2除以讯号频宽。 (图二)中的过量取样率约为6。这种度量方法也和处理增能相关。适当选取抽样频率和中频，就可以使用更简单的类比滤波器，还可以确保DSP能消除干扰讯号。过量取样的另外一个关键好处就是驱动放大器只需要在讯号频内和ADC指标相搭配。

过量取样的一个主要优点是其后的数位滤波。在讯号的频率上限和Fs/2之间的整个频段内都可以进行数位处理。数位滤波器的长处在于调整更方便、结果更准确，并且能够和其他数位处理（如下频转换和解调器）结合。数位滤波器几乎能够完全消除讯号频外的ADC杂讯。由数位滤波带来的讯噪比改善即称为处理增能。处理增能通常以dB为单位，是为滤波​​处理后的杂讯和滤波处理前的杂讯之比。 DSP无法消除的是讯号频内的噪音。增能设置和回应电阻器能够将放大器所引入的杂讯有效降低。

副取样

副取样使用ADC的取样机制，工作原理类似类比混频器。非线性混频是一个非常古老的技术，因外差或超外差接收器而发展起来。

《图三 副取样》

@＜注：所有箭头所示频率的讯号在输入到ADC前端之后都将混叠成6 Mhz。 ＞

如(图三)所示，如果ADC前端拥有足够的频宽，ADC便可以对高频讯号进行下变频。在本例中，取样频率为52MHz。一个频率为150 MHz的中频讯号能够被下变频为6MHz。除了图三中虚线所示频率下的讯号相位发生反转（变化180度，更确切的说，频域组成的实部和虚部互换），尽管载波频率降低，讯号频宽和内容也保持不变。

在讯号频宽远小于Fs/2的过量取样配置中常会用到副取样。透过仔细选取中频和取样频率，ADC后面的DSP便能消除由类比讯号链引起的失真以及ADC产生的大部分失真。副取样能够带来与前面过量取样中所叙述的相同好处。这一点非常重要，因为在高载波频率下，若要在Fs/2频率和讯号频下达到同样的滤波效果，抗混叠滤波器需要更高的Q值。没有过量取样，副取样就变得不切实际。

《图四 Fs/2频率附近的副取样操作》

"@

《图五 副取样操作》

@＜注：讯号频率=146MHz，取样频率=64MHz（Fs/2×4=128；146－128=18MHz）＞

(图五)呈现系统性能执行不良，SFDR仅为32dB。然而在10到28MHz之间有一个频带中具有清晰的频谱，其SFDR为65dB，而且有一个更小的频带，它的SFDR高于80dB。 GSM系​​统仅需要200kHz的频宽。在放大器和ADC之间加入一个简单的双极点LC滤波器就能够降低由驱动放大器带来的H2、H3和杂讯。而数位讯号处理可以消除大部分失真。

输入调和（matching）

类比数位转换器经常面临恶劣的负载条件：其输入阻抗通常很高，并具有可变的较大电容元件。同时还可能遇到开关电容器电路或取样保持电路带来的电流尖峰。这使得ADC的输入调和成为一个难题，这也是差动放大器发挥作用的地方。差动放大器的输出级能够使电流尖峰变得和缓，同时为准确取样提供低阻抗源。 (图六)提供驱动ADC的一个典型电路。为确保稳定性，使用两个56Ω的电阻将ADC的电容负载和放大器隔离。另外电阻形成了低通滤波器的一部分，可以提供抗混叠和降噪音功能。两个39pF电容有助于使与ADC的内部开关电路有关的电流尖峰变得和缓，同时也是ADC输入的低通滤波器的重要组成部分。在产生图四中频谱的电路中（或图四中的数据），滤波器的截断频率为1/ (2*π*56Ω *(39 pF + 14pF))=53MHz（略小于取样频率）。输入滤波器的频率回应必须考虑ADC输入电容，而且作为差动输入，有效输入电容应该加倍。同时如图六所示,许多ADC的输出电容是ADC转换周期(取样与保持)的函数。

电路板设计对于所有的高速电路都是非常重要的。放大器和ADC应该尽可能地放置在一起。放大器和ADC均要求滤波器元件紧密相连。放大器输出迹线处的寄生负载要最小，且ADC对高频杂讯非常敏感，而这些杂讯可能由其输入线路连结产生。同时ADC数位输出端应当和ADC输入端以及放大器输入端相隔离。放大器和ADC输入码不可以放置在电源面或地平面之上。电源旁路电容的ESR要低，且需要放置在相关码2mm范围内。必要时，最好使用多个通孔。

《图六 驱动ADC的典型电路》

共模回授

差动放大器的共模回授电路主要优点在于它能够设置准确的输出共模电压。对于大多数ADC来说，为实现完整的动态范围，共模电压必须设置为某个特定的值。因为差动放大器本身只放大输入的差值，因此可以独立地设置输出共模电压，而不会影响增能或差动输出讯号。

共模回授电路的另外一个优点呈现于放大器要从单端讯号源建立一个完全差动讯号的时候。共模回授电路本质上是形成遗漏的相位输入讯号。同时，它可以在所需的共模点附近平衡两个差动输出级。

《图七 单电源操作和直流操作点》

值得注意的是，对于缓冲器输入码和输出共模电压操作点而言，共模回授电路可以看作单位增能缓冲器。其公式为Vocm=（V+out + V-out）/2，这说明两个差动输出电压相对于输出共模电压（Vocm）来说，数量相同而相位却相反。 (图七)为一个单电源操作的典型架构，以及计算共模回授网路效果的公式。本例中，Vcm是对共模回应缓冲器的输入，Vocm则是共模输出或者共模回授缓冲器的输出。当采用带有单电源（例如，用0V和+5V，而不是 +-5V）的差动放大器时，输入共模操作点将成为系统设计的关键要素。在单电源操作中，增能和输出共模电压的设置均会受到限制。 （作者为NS美国国家半导体应用工程师）