账号:
密码:
最新动态
 
产业快讯
CTIMES / 文章 /
锱铢必较-奈米设计建构上的需求
挑战奈米级IC设计

【作者: Lavi Lev,Ping Chao,Steve Teig】2003年04月05日 星期六

浏览人次:【6100】

建置奈米等级的IC由导线(wire)开始,亦由导线结束。导线主导着奈米设计;若不了解导线,就无法了解设计的速度效能,也无法知道是不是能够将它制造出来。事实上,一个奈米设计的策略必须将注意力集中于如何快速地将导线产生出来、将之最佳化、并予以分析,若使用的设计方法不具备这样的考量,设计团队将无法在适切的时程内完成至为复杂的奈米IC。


导线(wiring)主导奈米设计

在奈米设计中,导线的延迟(wiring delay)占掉整体延迟中的绝大部分,延迟问题从“闸”转移到导线已有一段时间,而且是众所周知的。如(图一)所示,导线的延迟在0.18微米或更小的铝制程、以及0.13微米或更小的铜制程等节点超越了“闸”的延迟,到了90奈米,导线所贡献的延迟将占去整体延迟约75%。于是,设计团队便须将焦点从逻辑最佳化转移至导线的最佳化(wire optimization)。
...
...

另一名雇主 限られたニュース 文章閱讀限制 出版品優惠
一般訪客 10/ごとに 30 日間 5//ごとに 30 日間 付费下载
VIP会员 无限制 20/ごとに 30 日間 付费下载
相关文章
穿戴式装置上太空:IoT最后的疆界
积体电路为高可靠性电源强化保护和安全高效
使用SystemC的软硬件记忆卡仿真器
微影技术的未来 浸润式vs.奈米压印式
2003奈米起始年? 疑云仍未除
comments powered by Disqus
相关讨论
  相关新闻
» SSD产业将迎向另一次革命
» 热门商品应用多 行动装置DRAM前景看好
» 新思并思源 台IC厂失去EDA议价筹码
» [专访]MIPS:抢进行动市场,我们的动作要快
» WD完成东芝公司的资产出售交易


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK8B335OSP0STACUKV
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw