基地台时脉架构

基地台最常被引用的参数之一就是它的载波（或是本地振荡器）频率。生成本地振荡器的合成器是基地台中的重要元件，但是所有的系统设计工程师都知道，本地振荡器仅只是基地台所需数种内部频率的其中之一而已。在无线收发器本身，除了本地振荡器（LO）对混频器级供应载波频率之外，资料转换器需要取样时脉，数位滤波器也需要时脉，而I/O汇流排通常也会需要一组资料时脉。

系统设计工程师可以利用整合型无线收发器以省下大量的设计时间与成本，如同图一当中虚线方框内所示。与接收器和发射器电路在一起的单晶片无线收发器，具有能够产生时脉以及各种不同信号处理区块所需正弦波信号的锁相回路（PLLs）。然而，即使是具有高整合度的无线收发器也需要有一组参考时脉输入。

《图一　 2x2 MIMO基地台无线收发器架构》 - BigPic:799x405

单晶片2x2 多重输入多重输出（MIMO）无线收发器，像是ADI的AD 9356以及AD9357提供了两种参考时脉的选项。选项​​之一是与内建数位控制微调电路（DCXO）搭配使用一颗外接石英振荡器；而提供给元件一组外部时脉则是另一个选项。 AD 9356 /7可接受的参考时脉频率范围是从 32 MHz到48 MHz。

像是用户端设备（CPE）装置之类的用户基地台会采用基地台所发射的讯息，借以和无线网路同步化。 CPE装置能够微调其本地振荡器频率，同时也能与基地台主时脉进行时序同步化。基于此理由，上述的外接石英振荡器加上DXCO选项对于此应用来说，乃是一种低成本而且高性能的解决方案

基地台还有额外的需求。举例来说，营运商往往会需要适用于所有在特定网路内基地台的框架与符号边界，以便使其时序一致。由于基地台会提供时序讯息给相关的用户基地台，因此，这意味着网路内的所有基地台都必须要锁定至一组外部的时序参考器上。系统设计工程师通常会采用两种方法的其中一种来将基地台同步化。一种方法是使用来自于GPS接收器的1 pps（每秒脉冲数）输出，而另一种方法则是使用在IEEE 1588规格2中所制定的网路时序通讯协定。在这两种情况里面，图一中所示输入至无线收发器的参考时脉会与时序参考器同步化（例如1 pps GPS时脉）。

基地台参考时脉的设计考量

如图一中所示，整合型无线收发器使用参考时脉做为对PLL的输入。在RFPLL的情况下，基地台会将参考时脉倍增至LO频率。此倍增可以是8的倍数或是更多。基于此原因，用于无线收发器参考时脉的相位杂讯必须非常的低，如此才能使高性能获得实现。在GPS为1 pps的情况下，参考时脉也必须要能够与外部的时序参考器同步化。

对于同步化有一项重要的结论，那就是holdover（维持）的概念。假如失去了时序参考器（例如有一栋建筑物每天都会阻断GPS卫星信号一段时间），参考时脉必须不能偏离时序参考器存在时的状态。像是ANSI /T1.101 -1987这类型的规格，将holdover的需求切分成不同层级（阶层），每一层级都有设定不同的特定时间内所允许的最大偏离量。在Bellcore GR -1244 -CORE中所定义的Stratum 3E附加层级，要求时脉源在24小时中不能偏离超过10 ppb(即十亿分之一)。

如同在后文中所讨论到的NxN MINO系统部份一样，假如基地台在多重输入多重输出架构中采用两组或更多组的无线收发器，那么基地台就必须要将所有的无线收发器与相同的时序参考器予以同步化。对于低元件数量与成本，参考时脉应该要能够提供多组相同的输出，而每一组输出都可以驱动不同的无线收发器区块。

案例研究：提供一组外部时脉

以下的案例研究使用了AD 9356 /7 2x2 MIMO整合式无线收发器，做为基地台系统的一部分。如同前述，AD 9356 /7需要一组介于32 MHz到48 MHz之间的参考时脉频率。将此时脉与时序参考器同步化，需要一组具有绝佳相位杂讯性能的弹性化PLL，而所选用的ADI AD 9548四通道/八通道输入网路时脉产生器/同步器就很适合这项任务。时序参考器输出连结至AD 9548参考器输入的其中之一，而低相位杂讯时脉则连结至系统时脉输入。此输出被加以变更为AD 9356 /7所需要的32 MHz到48 MHz之间的参考时脉。图二所示为GPS同步化系统的方块图。

《图二　具有GPS参考器的基地台架构》 - BigPic:748x309

有些网路时脉产生器能够容许极为宽广范围的输入频率，因而能够使用各种不同的时序参考器以及低相位杂讯时脉。广泛的选择输入频率可以使设计获得简化、成本降低、实现最佳的发射/接收性能、​​以及符合所需要的holdover规格。

AD 9548利用一组数位锁相回路（DPLL）将输出时脉锁定至时序参考器，而非使用类比式PLL。此技术可以使系统具有绝佳的holdover性能，只会受到系统时脉源极的时序漂移所限制。此外，系统时脉(而非时序参考器)的相位杂讯会主导AD 9548输出时脉的相位杂讯性能，因此该元件将可以容许充满杂讯的时序参考器，而且不会将此杂讯传送到输出上面。

将参考时脉性能最大化

能够使用于网路时脉产生器的宽广范围输入与输出频率，为系统设计工程师在输出时脉性能的最佳化方面提供了许多的选项。

举例来说，25 MHz以及较低的高度稳定时脉源极较为充足，而且通常会比较高频率的时脉源极便宜。假如在图2中所示的系统时脉（sysclk）输入低于50 MHz，那么AD 9548内的频率加倍器就能够以增加最少的相位杂讯状况使得系统时脉加倍。以此较高频率为基础，系统时脉PLL接着就能将时脉倍增至接近1GHz。

设计工程师也必须要选择DPLL输出频率以及后级分配器比例（post divider ratio）。肇因于较高DPLL输出频率的更快速转换率通常会有助于相位杂讯的降低，但也可能导致突波返回至频谱当中。对于AD 9356 /7参考时脉，有效的折衷方法就是将DPLL输出频率设定为240 MHz，后级分配器的值设定为6，这将获得40 MHz的最终输出频率。图三所示为在使用这些设定时，AD 9548所产生的相位杂讯。

《图三 ADI 的AD9548相位杂讯 vs. 频率》

图四所示为AD 9356在以2500 MHz发射，并采用AD 9548做为参考时脉来源时，其输出所产生的整合式相位杂讯。 AD 9548评估用电路板可以使用其自身的内建系统时脉XO（内建设定组态）或是外部的时脉。图三与图四当中的图形所显示的，是被设定为使用一组12.8 MHz恒温晶体振荡器（OCXO）输入至其系统时脉的AD 9548。针对此测试，AD 9548并没有与时序参考器同步化。采用这种组态设定时，使用WiMAX 802.16e 64– QAM波形的AD 9354所输出的发射EVM通常会优于- 38 dB。

《图四 ADI的AF 9356整合式相位杂讯,2500 MHz载波。 》

如同前面所述，从系统时脉源极到网路时脉产生器必须要具有低相位杂讯，以便确保无线收发器所产生的EVM能够尽可能的降低。此外，系统时脉源极还必需具有非常好的短期稳定性，特别是当网路时序参考器就是1 pps信号时。为了要与GPS时序参考器同步化，网路时脉产生器必须使用非常窄的PLL频宽。窄频宽意味着系统时脉源极必须具有很低的抖动，这样才能使网路时脉产生器PLL维持锁定状态。像是OCXO之类的高性能源极能够符合这些需求，而且也经常会出现在基地台当中。

NxN MIMO系统

NxN MIMO系统需要多组无线收发器，而且每组收发器都需要有相同版本的外部参考时脉。能够提供多重相同输出并可以分别路由至每一组无线收发器的网路时脉产生器，可以省去时脉缓冲器以及时脉分配元件的需求。 AD 9548能够提供高达4组的差动LVDS /LVPECL，或是8组单端CMOS输出。图五中的实线方框以及信号，所呈现的是一组具有常用锁相参考时脉的4x4 MIMO系统，而虚线以及虚线方框所代表的则是扩充为 6x6 MIMO架构的系统。

在AD 9356 /7以及JESD -207相容并联埠介面上的BBP之间所传输的资料样本，会和AD 9356 /7产生出并联埠资料时脉。在4x4与较高阶系统中，BBP能够藉由在同一时间传送脉冲到每一组无线收发器上，迫使AD 9356 /7无线收发器的所有资料时脉同步化。此能够确保在每一组无线收发器之间传送的资料样本保有时序一致性。

《图五　具有GPS时序参考器的NxN MIMO基地台架构》 - BigPic:752x425

结论

一组与外部时序参考器同步化的高性能时脉产生器，并且与一或多组整合式无线收发器共同运作时可以简化远距离通信基地台的总体设计与降低复杂度和成本。此设计可以轻易的延伸至NxN MIMO基地台架构。这些元件整合了大部分的时脉以及正弦波产生器，同时仍然可以实现绝佳的系统接收与发射性能。处于网路内的基地台会与其它基地台维持同步，即便是时序参考信号暂时的消失。

参考资料

1. IEEE 802.16-2004 IEEE Standard for Local and Metropolitan Area Networks, October 1, 2004

2. IEEE 1588-2008 IEEE Standard for a Precision Clock Synchronization Protocol for Networked Measurement and Control Systems; July 24, 2008

3.ANSI/T1.101-1987 Synchronization Interface Standards for Digital Networks