在現今的無線接收器設計上，通常會使用到高取樣率的類比數位轉換器（ADC），來對中頻（IF）的複雜調變信號進行取樣動作。通常以CMOS切換式電容器做為基礎的ADC會被選用來做為這類型的設計，因為它們具有低成本以及低功耗的誘人因素。這些形式的ADCs使用一個具有無緩衝式（un-buffered）的前端，直接與取樣網路耦合在一起，以便對負責驅動ADC的放大器，提供時變輸入追蹤與保持阻抗（time varying input track and hold impedance）。

為了要使用具有最小雜訊以及最小失真劣化特性的有用信號來有效地驅動ADC，就必須要設計一個被動式網路介面，用以協助寬頻雜訊的排除以及追蹤與保持阻抗的轉換，以便對驅動放大器產生一個較良性負載的阻抗。有一種共振方法（Resonant Approach）可以用來將追蹤與保持阻抗轉換為較高可預期性的負載，以便實現抗鋸齒（anti-aliasing）濾波器的精密設計，此方法常出現在許多常用的IF頻率場合中。

切換式電容 ADCs

切換式電容 ADC與有緩衝輸入ADC（buffered input ADCs）的不同點，在於省掉了緩衝區，以便藉此提供低功耗的優點。此ADC的取樣保持（sample-and-hold ）放大器電路（SHA）主要是由一個輸入開關、一個輸入取樣電容器、一個取樣開關、以及一個放大器所組成。

如(圖一)所示，輸入開關將驅動器與取樣電容器直接連結起來。當輸入開關為開啟狀態時（追蹤模式 track mode），驅動器電路會驅動輸入電容器。在這個模式結束時，會對輸入電容器上的輸入進行取樣（擷取）；當輸入開關為關閉狀態時（保持模式 hold mode），驅動器會跟輸入電容器隔離開來。ADC的追蹤模式週期大約與保持模式週期的時間相同。

《圖一　切換式電容ADC與驅動放大器相連結的簡化輸入模型》

在SHA追蹤模式下的ADC輸入阻抗，與在SHA保持模式下的ADC輸入阻抗不同。這讓保持ADC輸入與驅動器電路之間，任何時間都能維持組抗匹配的工作變得很困難。由於ADC在追蹤模式下只會注意到輸入信號，所以輸入阻抗匹配應該要能夠在此模式下達到。

輸入阻抗的頻率相關性(frequency dependence)，主要是由取樣電容器和位於信號路徑上的任何寄生電容所決定。為了要有正確的阻抗匹配，對於輸入阻抗的頻率相關性有所瞭解是頗有幫助的。從(圖二)所獲得的量測結果，可以用來解釋在高達1GHz輸入頻率下的輸入阻抗行為。

《圖二　AD9236在追蹤與保持模式下的差動輸入頻率》

藍色與紅色的曲線分別為ADC的輸入SHA網路中，追蹤模式與保持模式下的虛部（imaginary）輸入電容值（右邊的縱軸）。注意到在保持模式下，虛部阻抗會從一個較大的電容值（當頻率小於100MHz時其值會大於4 pF）改變至約略只有1 pF的值。輸入SHA網路的實部（real portion）則為橘色與綠色曲線（參考左邊的縱軸）。

相對於保持模式下輸入開關為開啟的狀態，追蹤模式如同預期的只產生出較低的阻抗，不同於緩衝型ADC的阻抗在整個額定頻寬上會維持一定值，輸入阻抗會隨著輸入頻寬的第一個100MHz而產生不小的變化。因此，對於設計人員而言，想要在一特定的頻率範圍內得到與系統的特性阻抗適合的匹配，會是一個艱難的挑戰。

共振匹配

為了要有效的將所需要的信號耦合到一特定ADC上所要求的耐奎斯特區域（Nyquist zone），就必須對該ADC在所欲使用的頻率上，出現的追蹤與保持阻抗有足夠的理解。一些ADC的生產廠商目前已可提出散射參數（scattering parameter；S參數）或是阻抗參數，以供網路分析之用。其量測所得的輸入阻抗資料可以用來設計阻抗轉換網路，以便改善所需信號的耦合，同時排除掉不同頻率上的無用信號。

如果能獲得任何輸入系統的差動輸入阻抗，要設計一個具有低信號衰減能力的電抗匹配網路是可能達成的。假如所呈現的輸入阻抗為複數，以ZIN＝R＋jX來表示的話，其中R是複數輸入阻抗中的等效串聯電阻部分，而X是虛部的串聯電抗，那麼想要算出一個轉換網路，能夠將複數阻抗轉換到較符合需求的負載是可辦到的。通常會比較希望用一等效並聯RC網路來敘述代表輸入阻抗。利用下列的方程式，可以藉由將阻抗轉換成導納（admittance），以找出等效的RC並聯網路。

《公式一》

有許多平常即可取得的軟體程式，像是Matlab、MathCad、甚至像是Excel之類試算表軟體的較新版本，可以對一複數量進行反轉處理。使用下列的方法中，透過基本的複數代數來算出解決方案會是相當容易的。

《公式二》

複數導納 YIN＝G＋jB是以Ω-1次方為計數單位，有時也稱為姆歐（mho’s；歐姆的倒數）或西門（Siemens；S）。要算出等效RC並聯網路，只要將G反轉以找出並聯電阻以及會產生與jB等同電納的等效電容。由於電容的電納恰等於jωC。因此等量並聯RC網路的值可由以下兩個公式得到：

《公式三》

《公式四》

由於導納是並聯加入，所以要算出一個能夠將公式二中的jB虛部成份消去的共振電納是很容易的。虛部電納需要具有反極性的大小值B，而分流電感（shunt inductor）的導納是：

《公式五》

相當於1/B的電感會共振去除虛部導納，而只留下複數導納中具有傳導性的部分。舉例來說，AD9236會在140MHz上呈現一個（59-j270）歐姆的軌阻抗。利用(公式一)與(公式二)，可以計算出複數導納為 G+jB = (0.77+j3.5)mΩ-1。並聯RC等效電阻為G-1=(0.77×10-3) = 1300Ω，並具有一個等效並聯電容值(B/ω)=(3.5×10-3)/(2πf)=4pF。藉由加上一個並聯電感LP = 1/ωB的作法，即可共振去除電容電納，而只留下RC並聯等效網路的高阻抗電阻部分。

《公式六》

《公式七》

關於IF取樣以及耐奎斯特的考量

只有當欲使用之信號或頻率落在第一耐奎斯特區域時，才會考慮採用基頻取樣。然而，某些轉換器可以在高於第一個耐奎斯特區域之上的較高區域中進行取樣，也就是所謂的下取樣（under-sampling），或者是更常見到的IF取樣稱呼。

(圖三)中所示為如何以一個相對於80MHz取樣頻率（Fs）的140MHz中頻，來定義ADC的耐奎斯特區域。基本上信號會落在第四個耐奎斯特區域中，可以發現IF頻率的鏡影或是鋸齒會反射回到第一耐奎斯特區域中，這看起來就像是在第一耐奎斯特區域中所看到的一個20MHz的信號。同樣也值得注意的是，多數的快速傅利葉轉換（FFT）分析器─像是ADC Analyzer ，只會描繪出第一耐奎斯特區域或是0到0.5Fs中的一個快速傅利葉轉換。 因此，假如欲使用頻率高於0.5Fs的話，那麼鏡影將會向下反射至第一耐奎斯特區域，也就是所謂的基頻中。假如寄生雜頻（spurious tones）位於所欲使用的波段內，這可能會讓情況變得更混淆。

《圖三　耐奎斯特區域的定義》

因此ADC究竟要如何克服大於0.5Fs取樣率的限制，同時又仍舊可以適用於耐奎斯特準則呢？重述Walt Kester在ADI High-Speed Seminar Book中所提到的耐奎斯特準則：對於一個信號，必須以相等或是大於兩倍自身頻寬的速率來進行取樣，以便維持所有信號的資訊。這點也可以在(公式八)中看到。

《公式八》

此處的關鍵是要注意所欲使用頻率的位置，只要信號不會重疊並停留在單一個耐奎斯特區域內，就可以符合耐奎斯特準則，而唯一有產生變化的是其位置從第一耐奎斯特區域移到了較高一層的區域。

IF（中頻）取樣近來開始變得非常受到歡迎，這是因為讓設計工程師可以去省掉信號鏈中的一個混合調降（mix-down）階段。這可以讓性能獲得較佳的提升，因為信號鏈中的整體元件數量會減少，因而降低了系統的雜訊，而系統的整體信號雜訊比（SNR）也可以隨之維持在較佳的狀態。在某些特定的情況下，這也能改善無寄生動態範圍（SFDR）的性能，因為藉由此階段的省去，經過混頻器所出現的本地振盪器滲漏（LO leakage）將會降低。

在進行IF取樣時，高頻率抗鋸齒濾波器（AAF）的設計是相當重要的。在多數情況下，AAF是以所欲使用的頻率波段為中心來設計的。這可以是從極小MHz一直到整個所要的耐奎斯特區域的頻寬，此完全視系統所需的最小分析頻寬而定。在IF取樣應用中，正確的濾波器設計是相當重要的，因為這樣才不會使得來自於較低耐奎斯特區域的較低頻雜訊，落入欲使用頻率所在的較高耐奎斯特區域中，不良的濾波器設計會導致過量的雜訊出現在雜訊層的基頻鏡影上。(圖四)摘要了如此的結論，其中抗鋸齒濾波器的停止帶（stop-band）衰減特性描繪出了系統的整體動態範圍。

《圖四　系統的動態範圍 vs. 抗鋸齒濾波器的停止帶衰減。》

在系統所需的動態範圍內以及帶通濾波器的階數之間，顯然的存在著一種直接的關連性。根據系統的解析度，同樣的關連性也會存在。解析度越低，雜訊層就越高，受鋸齒影響的信號就越少，因而濾波器所須的階數也就越低。然而，某些較高階數的濾波器可能會在通帶（passband）上出現較多的漣波，這可能也會因為導入相位與振幅的失真而對於系統的性能產生不利的影響。總而言之，在設計抗鋸齒濾波器時，一定要非常小心。

抗鋸齒濾波器的設計

抗鋸齒濾波器能夠協助減少來自於不需要的耐奎斯特區域中的信號內容，以避免帶內（in-band）鋸齒的產生以及動態效能的破壞。抗鋸齒濾波器通常是利用LC網路來進行設計，並且需要對信號來源以及負載阻抗有良好的定義，以達到所需要的停止帶與通帶特性。有許多不同的既有標準濾波器合成方法，可以用來取得濾波器網路。通常會使用柴比雪夫（Chebyshev）或是巴特華斯（Butterworth）多項式來設計濾波器的轉換函數。有些以軟體為基礎的濾波器程式可以用來簡化這些問題，像是由NuHertz Technologies 發行的Filter Free 4.0或是Agilent Technologies ADS等。

另外還有一個方式是，可以使用濾波器設計手冊來找出單元標準化原型濾波器的數值，再針對所須的截止頻率（cut-off frequnecy）以及負載阻抗這來縮放調整些數值。(圖五)(a)所示為一個第四階單元標準化原型濾波器的例子，這個濾波器遵循柴比雪夫多項式，理想上可以對一5：1的負載對源頭（load-to-source）阻抗比值，提供低於0.5 dB的漣波。

圖五(b)中所示為一個具有144MHz的截止頻率以及600歐姆負載阻抗的單端等效網路。具有高動態範圍IF取樣能力的高速ADC，大多採用差動輸入介面，因此必須如同圖五(c)所示般，將單端網路轉換成差動網路。基本上在轉換至最終的差動網路時，串聯阻抗會減半。圖五(d)中所描繪的是使用實際的L值與C值的最終完成設計。

為了要選出最佳的L值與C值，試著將印刷電路板寄生效應加以模型化是較為明智的方法。在最終的完成設計中，使用了略低的電感值以便調適電路板走線中的串聯電感。注意到圖五(c)中的負載現在已經以圖五(d)中的ADC介面所取代，其中包括了一個分流電感以及共模偏壓電阻。偏壓電阻針對個別的差動輸入供應其所需的DC偏移，並且與原軌阻抗（raw track impedance）以及共振分流電感協同運作，以便對濾波器產生一個良好定義的負載。

《圖五　匹配切換式電容ADC以產生出欲定義的負載》

很重要的一點是必須重視網路中的Q值，負載對源頭的阻抗比值越大，就越需要注意到元件Q以及佈局的寄生效應。通常為了要將網路介面最佳化，以找出雜訊與失真性能能的最佳組合，某些經驗上的試誤是必要的。使用能夠精確擷取真實環境中L值與C值寄生效應的實際元件模型，來作為網路響應的模擬是極有助益的。

量測得到的效能

在前一個例子中的電路設計裡，提供了如(圖六)中所示的絕佳動態性能。注意到在有以及沒有適當設計的介面網路內，無寄生動態範圍與總諧波失真（harmonic distortion）的差異。共振分流電感會對ADC的原始阻抗進行轉換，以便為濾波器提供一可預測的負載阻抗。此外，分流電感會協助吸收任何的低頻率閃爍雜訊（flicker noise）以及DC偏移，以避免其破壞接近0赫茲（Hertz）的雜訊層。

抗鋸齒濾波器能夠協助排除高頻率的寬頻雜訊，以避免帶內鋸齒的產生，同時可以協助排除出現在驅動放大器輸出上的較高頻諧波。這對於以140MHz的中心頻率運作的高IF取樣接收器而言，提供了一個很適合的解決方案。在 2MHz的頻寬上，其頻率響應（frequency response）將會平坦分佈在±0.2dB範圍之間，且群延遲（group delay）可低於10毫微秒（nsec）。

《圖六　AD8370以140MHz驅動AD9236之前與之後》

如(圖七)中所示為較低頻率的例子，這個解決方案是以具有雙向下轉換(double-down conversion)的IF取樣設計為鎖定對象，具有5MHz的可使用頻寬、低於100毫微秒的群延遲以及少於±0.25dB的通帶漣波。在這個設計例子中，AD8351差動放大器被用以驅動一個14位元、65MSPS的CMOS類比數位轉換器AD9244，此處所採用的設計方法與前一個例子中所使用的相同。串級雜訊（cascaded noise）層可以獲得6dB以上的改善，SFDR則可以提高10dB以上。

《圖七　AD8351以48MHz驅動AD9244之前與之後》

總結

要在驅動放大器以及ADC輸入之間提供一個適當的網路介面，對於接收器設計工程師來說可是一項挑戰。在此提供了一個的方法，可以適當的匹配放大器。藉由使用針對特定切換式電容ADC所給定的追蹤模式（track-mode）S參數，可決定出一共振匹配網路，以置換ADC的SHA內支配性寄生電容條件。這個方法透過將輸入阻抗盡可能的保持為看似真的（實部），提供一個快速而簡單的解決方案。如此將會產生較佳的頻寬、較緊密的通帶平坦度、以及增進的SFDR性能。