可加速產品上市時程的DDRI/II信號品質測試

隨著DDR儲存技術的發展，工程師在工作中涉及到DDR的機會也越來越多，更多的公司，包括晶片設計、DIMM和系統廠商，正面臨著性能驗證和測試的難題。除了產品互通性問題和信號品質，工程師甚至還需要結合EDA設計軟體模擬分析電路信號完整性。

由於DDR自身信號的複雜性，包括差動時脈信號，數十路Data Strobe（DQS）和Data（DQ）信號，每一路都有高阻（Hi-Z）、邏輯高（1）和低（0）三種狀態（Tri-State），再加上五六路控制信號，十幾路位址信號，使得其性能驗證和測試變得極具挑戰性。本文將介紹如何透過示波器的DDR測試軟體，確認問題產生時對應的具體時間/時序和信號品質，和如何運用安捷倫EEsof ADS先進設計系統EDA，進行電路設計和模擬。

傳統測試方式困難重重
...
...

使用者別	新聞閱讀限制	文章閱讀限制	出版品優惠
一般使用者	10則/每30天	0則/每30天	付費下載
VIP會員	無限制	25則/每30天	付費下載