账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 新闻 /
台积电90奈米 X Architecture制造服务开始接单
 

【CTIMES / SMARTAUTO ABC_1 报导】    2005年10月05日 星期三

浏览人次:【2704】

台湾集成电路股份有限公司四日宣布,已开始接受客户90奈米X Architecture设计及下单。透过与Cadence益华计算机的共同合作,台积公司已经成功验证90奈米X Architecture的设计准则,让客户能够得到更具成本优势、更高效能以及更低耗电量的产品。双方共同的客户已在使用该项服务。

台积公司设计服务营销处资深处长温国燊表示:「多年来,我们已在数个世代制程上与Cadence益华计算机合作,这些不同世代的制程均可接纳X Architecture的设计解决方案。以上各项计划依产品设计的不同,在成本、效能及耗电量这三个重要关键上,至少会有一项以上的实质效益显现」。

今年稍早之前,ATI Technologies Inc(ATI)、Cadence益华计算机与台积公司三方透过密切合作,已成功产出专业集成电路制造服务领域首颗专业设计公司所设计且采用X Architecture布局的高效能、高容量的PCI-Express绘图处理器。这款ATI绘图处理器采用Cadence益华计算机的X Architecture设计解决方案,并使用台积电0.11微米制程技术将芯片制造完成。由于使用了X Architecture的设计,因此减少了一层金属层,并降低了芯片的成本。

Cadence益华计算机与台积公司均为X Initiative的成员。X Initiative是一个由多家半导体厂商所组成的团体,希望能加速业界开发及建立X Architecture之应用。X Architecture的芯片设计方法是在传统曼哈顿架构所采用的直角转折导线之上,增加斜角绕线方式。此种芯片设计方式能使芯片在设计上明显减少线宽与线层间的信道,大幅缩小芯片面积、显著提高芯片的效能,同时降低芯片的耗电量与成本。

關鍵字: 台積電 
相关新闻
新思科技利用台积公司先进制程 加速新世代晶片创新
台积电赠工研院三部12寸半导体高阶制程设备 助产学研发接轨国际
Ansys与台积电合作多物理平台 解决AI、资料中心、云端和高效能运算晶片设计挑战
M31携手台积电5奈米制程 发表MIPI C/D PHY Combo IP
Microchip扩大与台积电夥伴关系 日本建立专用40奈米制程产能
comments powered by Disqus
相关讨论
  相关文章
» 挥别制程物理极限 半导体异质整合的创新与机遇
» 跨过半导体极限高墙 奈米片推动摩尔定律发展
» 未来无所不在的AI架构导向边缘和云端 逐步走向统一与可扩展
» 关於台积电的2奈米制程,我们该注意什麽?
» 灯塔工厂的关键技术与布局


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK892AX50BQSTACUKP
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw