帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 新聞 /
台積電90奈米 X Architecture製造服務開始接單
 

【CTIMES/SmartAuto 劉筱萍 報導】   2005年10月05日 星期三

瀏覽人次:【2703】

台灣積體電路股份有限公司四日宣佈,已開始接受客戶90奈米X Architecture設計及下單。透過與Cadence益華電腦的共同合作,台積公司已經成功驗證90奈米X Architecture的設計準則,讓客戶能夠得到更具成本優勢、更高效能以及更低耗電量的產品。雙方共同的客戶已在使用該項服務。

台積公司設計服務行銷處資深處長溫國燊表示:「多年來,我們已在數個世代製程上與Cadence益華電腦合作,這些不同世代的製程均可接納X Architecture的設計解決方案。以上各項計劃依產品設計的不同,在成本、效能及耗電量這三個重要關鍵上,至少會有一項以上的實質效益顯現」。

今年稍早之前,ATI Technologies Inc(ATI)、Cadence益華電腦與台積公司三方透過密切合作,已成功產出專業積體電路製造服務領域首顆專業設計公司所設計且採用X Architecture佈局的高效能、高容量的PCI-Express繪圖處理器。這款ATI繪圖處理器採用Cadence益華電腦的X Architecture設計解決方案,並使用台積電0.11微米製程技術將晶片製造完成。由於使用了X Architecture的設計,因此減少了一層金屬層,並降低了晶片的成本。

Cadence益華電腦與台積公司均為X Initiative的成員。X Initiative是一個由多家半導體廠商所組成的團體,希望能加速業界開發及建立X Architecture之應用。X Architecture的晶片設計方法是在傳統曼哈頓架構所採用的直角轉折導線之上,增加斜角繞線方式。此種晶片設計方式能使晶片在設計上明顯減少線寬與線層間的通道,大幅縮小晶片面積、顯著提高晶片的效能,同時降低晶片的耗電量與成本。

關鍵字: 台積電(TSMC
相關新聞
新思科技利用台積公司先進製程 加速新世代晶片創新
台積電贈工研院三部12吋半導體高階製程設備 助產學研發接軌國際
Ansys與台積電合作多物理平台 解決AI、資料中心、雲端和高效能運算晶片設計挑戰
M31攜手台積電5奈米製程 發表MIPI C/D PHY Combo IP
Microchip擴大與台積電夥伴關係 日本建立專用40奈米製程產能
comments powered by Disqus
相關討論
  相關文章
» 揮別製程物理極限 半導體異質整合的創新與機遇
» 跨過半導體極限高牆 奈米片推動摩爾定律發展
» 未來無所不在的AI架構導向邊緣和雲端 逐步走向統一與可擴展
» 關於台積電的2奈米製程,我們該注意什麼?
» 燈塔工廠的關鍵技術與布局


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8929OYOR2STACUKK
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw