账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 新闻 /
是德Chiplet PHY Designer可模拟支援UCIe标准之D2D至D2D实体层IP
 

【CTIMES / SMARTAUTO ABC_1 报导】    2024年02月05日 星期一

浏览人次:【1998】

是德科技(Keysight)推出Chiplet PHY Designer,这是该公司高速数位设计与模拟工具系列的最新成员,提供晶粒间(D2D)互连模拟功能,可对业界称为小晶片(Chiplet)之异质和3D积体电路设计的效能进行全面验证。新的电子设计自动化(EDA)工具提供深度建模和模拟功能,让小晶片设计人员能够快速准确地验证其设计是否符合通用小晶片互连(UCIe)标准的规格。

是德科技推出Chiplet PHY Designer
是德科技推出Chiplet PHY Designer

UCIe已成为半导体产业最重要的小晶片互连规格。这个开放标准定义了先进2.5D或3D封装中小晶片的互连方式。许多顶尖的半导体设备和EDA工具供应商,以及晶圆厂和小晶片设计工程师,都已开始支援或采用UCIe标准。当更多设计人员使用此互连标准,来确保其小晶片的效能符合规格,业界便可建立一个致力於实现小晶片互通性和商业化的广泛生态系统。

關鍵字: EDA  Chiplet  Teknoloji  keysight 
相关新闻
是德展示全线速1.6Terabit乙太网路测试功能
Cadence和NVIDIA合作生成式AI项目 加速应用创新
是德科技推Wi-Fi 7无线测试平台 统包式解决方案可模拟Wi-Fi装置和流量
西门子加入半导体教育联盟 应对产业技能和人才短缺问题
Cadence推出业界首款加速数位双生平台Millennium
comments powered by Disqus
相关讨论
  相关文章
» ESG趋势展??:引领企业迈向绿色未来
» 高阶晶片异常点无所遁形 C-AFM一针见内鬼
» 高速传输需求??升 PCIe讯号测试不妥协
» 迎接数位化和可持续发展的挑战
» 关键元件与装置品质验证的评估必要


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK84FC6BMMMSTACUKS
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw