晶圆代工大厂台积电宣布，已成功为客户试产65奈米嵌入式动态随机存取内存（embedded DRAM）产品，此一产品DRAM容量达数兆位级，且首批产品芯片就通过功能验证。参与该计划的绘图芯片大厂NVIDIA表示，此一制程已通过验证，将可成为NVIDIA手持式绘图芯片最佳生产平台。

台积电去年第一季就开始为客户生产90奈米嵌入式DRAM产品，并提供客户多种由台积电自行开发的内存宏，现在则正式成功试产65奈米嵌入式DRAM。

台积电表示，该公司采用12吋晶圆生产的65奈米制程技术，是连续第三代同时采用铜制程及低介电质技术。此一制程使用九层金属联机，运作电压为1伏特或1.2伏特，输入/输出电压为1.8伏特、2.5伏特或3.3伏特。与先前一代的90奈米制程技术相较，65奈米制程技术的标准组件密度增为两倍；六晶体管存取内存（6T SRAM）以及嵌入式单晶体动态随机存取内存（1T embedded DRAM）的组件面积亦显著缩小。

此外台积电亦可提供混合信号制程及射频制程以支持模拟及无线产品应用，提供嵌入式高密度内存制程支持逻辑及内存制程整合，另外也提供电子熔线（electrical fuse）制程，以满足客户芯片加密的需求。该公司稍早前亦宣布可透过设计支持产业生态环境（Design Support Ecosystem），提供客户符合可制造性设计（DFM）的65奈米芯片设计相关产品与服务、设计参考流程6.0版（Reference Flow 6.0）以及相关组件数据库及硅智财，以缩短产品设计时程。