益华电脑(Cadence Design Systems, Inc.）宣布，Cadence 射频积体电路(RFIC)解决方案支持台积电的N16RF设计叁考流程和制程设计套件（PDK），助力加速下一代行动、5G和汽车应用。Cadence和台积电之间的持续合作，使共同的客户能够使用支持台积电N16RF毫米波半导体技术的Cadence解决方案进行设计。

Cadence RFIC解决方案支持Cadence智慧系统设计策略，致力实现SoC的设

完整的RF设计叁考流程包括无源器件建模、模组级优化、灵敏布局布线网路EM寄生签核、使用自定义无源器件与自发热效应的EM-IR分析。该叁考流程包含针对台积电N16RF 毫米波制程技术优化的多种产品，包括Cadence Virtuoso原理图编辑器，Virtuoso ADE产品套件以及整合的Spectre X模拟器和RF选项。

此外，该流程还具有使用大容量Cadence EMX 3D Planar Solver 生成电磁（EM）模型的功能，可将S叁数模型无缝反向注释为黄金原理图和EM-IR分析，并使用Voltus-Fi客制电源完整性解决方案进行自加热，从而允许自动管理EM和RCX模型以获得RF精确的结果。该流程使用户能够有效地管理corner模拟，并实现设计可靠性。

EMX Planar 3D Solver 电磁模拟工具和 Quantus 寄生效应萃取解决方案已整合至Virtuoso 平台中，可实现耦合效应的分层提取，并确保全设计 EM 寄生签核。Cadence RFIC 全流程提供了一种高效的方法，使工程师能够在单一、高度整合的设计环境中实现效能、功耗和可靠性的设计目标。

台积电设计基础设施管理部门负责人 Dan Kochpatcharin 表示：「台积电与 Cadence 的持续合作，让客户能够使用 Cadence的认证流程和我们先进的 N16 毫米波制程技术提高生产力。有了新的叁考流程，让创建下一代行动、汽车、5G、医疗保健和航太设计的人，更容易快速采用我们的技术，且我们已经看到客户们利用我们的技术来推动设计创新。」

Cadence资深??总裁暨客制化IC与PCB事业部总经理Tom Beckley表示:「我们的客户可以使用最先进的功能，利用台积电 N16 毫米波制程技术，和我们完整的RF和RFIC流程来创建具有竞争力的设计。Cadence 致力为我们共同的客户提供最隹的流程，我们持续聆听客户的建议，以了解他们的实际设计要求。客户的建议让我们能够优化我们的流程，如此让客户更可以专注於他们的设计本身，而不是整合工作。