电子设计产品及服务厂商－益华计算机(Cadence)，和硅智财及亚洲提供整合式ASIC服务公司－智原科技，在2002年1月一起宣布：智原将采用益华计算机的NC-Verilog功能验证的工具，作为其签证级(sign-off)的Verilog仿真器(simulator)。

益华计算机表示，智原科技一向都以业界广泛使用的Verilog-XL作为ASIC业务的Verilog签证仿真器。为了克服日后设计的挑战，智原也决定选择益华计算机的"交叉分布式直接编译法的架构"(Interleaved Native Compiled-code Architecture，INCA)。

智原设计流程经理吴坤城先生表示，「我们ASIC的复杂度常常超过1百万闸，所以我们需要一个更强大的仿真器来达到仿真速度和设计容量上的要求，而NC-Verilog在这两方面的要求上都可以满足。平均来说，NC-Verilog在仿真性能的表现上比Verilog-XL快了至少5倍，而先进的INCA技术也大幅地减少了net list的数目和SDF编译的时间，尤其当设计愈来愈复杂的时候。」

智原在决定用NC-Verilog为签证仿真器前，已经在实际的设计计划中使用NC-Verilog超过一年了。在智原选择NC-Verilog的过程中，采取了极为严格的考验标准。举凡闸层级设计方式(Gate-level Design Styles)，标准Verilog语言支持(Verilog Language Support)，单一组件模块(Single-cell)验证，时序检查(Timing Path Checking)，程序语言接口(Programming Language Interface)的支持，以及事件排程(Event Scheduling)。NC-Verilog通过这些项目的验证，仿真的结果都和Verilog-XL相同。

智原科技设计发展部部经理黄其益博士表示，「到目前为止，Verilog-XL是智原的黄金级签证仿真器。由Verilog-XL转至NC-Verilog是很直接了当的事情，NC的环境对于混合语言或是混合讯号的仿真，提供了绝佳的核心基础，它可以让智原更快速地满足客户对于验证上的需求。这种优势也对于未来智原在ASIC市场上的成长有所帮助。」

益华计算机表示，该公司的NC-Verilog仿真器是市面上执行速度最快，使用最少记忆空间，以及高度整合的Verilog仿真器。NC-Verilog可透过SPW(Signal Processing Worksystem)与益华的无线通信设计流程(Cadence Wireless Flow)整合；同时，NC-Verilog也是益华的AMS Designer，仿真混合模拟/数字讯号(Mixed Analog/Digital)设计工具的一部份。新版的NC-Verilog中，亦整合了程序代码涵盖率(Code Coverage)的功能，以及免费的在线学习课程。