为了帮助IC设计人员更快速完成电路设计验证，Mentor, a Siemens business近期宣布将其Calibre Recon技术添加至Calibre nmLVS电路验证平台。

Calibre Recon於去年推出，作为Mentor Calibre nmDRC套件的扩展，旨在帮助客户在早期验证设计迭代期间快速、自动和准确地分析IC设计中的错误，从而缩短设计周期和产品上市时间。

Calibre nmLVS-Recon解决方案帮助系统级晶片（SoC）工程师、电路设计工程师和IC电路验证团队在开发阶段的早期识别并解?选定的系统接线错误，缩短电路验证的总周期时间。这些错误不仅会消耗计算资源，还可能产生数百万个错误结果；其中，许多错误只是因为设计状态不完整而产生。Calibre nmLVS-Recon解决方案的早期采用者在分析前期设计时能?实现10倍以上的运行时间改善，并?少3倍的记忆体需求。

三星电子设计支援??总裁Jongwook Kye表示：「Calibre nmLVS-Recon方法建立了电路验证运用的全新方式。通过将Calibre nmLVS-Recon科技与三星经过认证的Sign-off Calibre nmLVS设计套件相结合，我们的共同客户可以在早期设计中实现更快的迭代，从而缩短LVS验证周期，在三星快速tape out。」

Calibre nmLVS-Recon技术基於灵活的设计架构，支持多种使用模型，使设计团队能?选择和分析特定类别的电路验证问题。该工具采用自动化的智慧执行启发方法（intelligent execution heuristics），帮助用户在完整的Calibre nmLVS Signoff流程与Calibre Recon选择的电路验证检查之间无缝导航。运用数据分区、设计细分、数据再利用、任务分布和错误管理的高级选项，可按原型将Calibre nmLVS-Recon流程与任何晶圆厂/集成电路制造商（IDM）的Calibre sign-off设计套件结合使用，还可应用於任何制程节点。

早期的设计版本中通常包含许多明显的系统违规行?。例如，「电源接线短路(shorted net)」这样的违规会造成数百万个错误，且需要非常密集的计算。电路验证工程师现可使用Calibre nmLVS-Recon短路隔离功能，以互动和迭代的管道快速有效地查找并修复这一类型的版图布线设计错误造成的接线短路问题。此功能选项可实现最隹灵活性和设计分析意图的变化，同时保持易用性和无缝的使用转换。

Mentor的Calibre设计解决方案产品管理??总裁Michael Buehler-Garcia表示：「通过将Calibre nmLVS-Recon技术添加至Calibre平台，Mentor可以继续帮助客户解决日趋复杂的IC设计挑战。Calibre nmDRC-Recon方法提供的早期设计探索已经帮助许多设计团队缩短了电路验证时间，借助於Calibre nmLVS-Recon，Mentor现在能够助其继续?少电路验证的总周期时间，同时协助设计团队解?当今晶片设计的复杂问题。」

Calibre nmLVS-Recon已於2020年7月随Calibre系列的发布同期面市，并计画在之後的版本中提供更多功能。