账号:
密码:
鯧뎅꿥ꆱ藥 434
Mentor:仿真工具朝整合化与自动化发展趋势明确 (2020.10.13)
对千兆(Gigabit)SerDes的信道进行布线後验证,是一项具有挑战性但也是必要的任务,因为即使是最详细的预先布局模拟研究和布线指南也不能预测一切。满足详细布线要求的设计,仍然可能会由於不连续和不可预期的谐振而导致失败
格罗方德与Mentor推出半导体验证方案 加码嵌入式机器学习功能 (2020.09.29)
特殊工艺半导体代工厂格罗方德(GF)日前在年度全球技术大会(GTC)上发表新款可制造性设计(DFM)套件,该产品在先进的机器学习(ML)功能加持下,性能大幅提升。这款领先业界的ML增强型DFM解决方案
台湾IC设计产学专家群聚 锁定RISC-V切入Edge AI商机 (2020.09.26)
由於RISC-V的弹性架构可满足边缘AI晶片设计需求,为协助台湾产业切入边缘AI应用商机,台湾RISC-V联盟(RVTA)於昨(25)日举办2020 RISC-V Taipei Day,邀请RISC-V International执行长Ms. Calista Redmond、台湾RISC-V联盟??会长暨晶心科技总经理林志明、芯原台湾??总经理徐国程、Mentor嵌入式平台亚洲区经理徐志亮发表专题演讲
千兆位元链路的自动化验证方案! (2020.09.22)
对千兆(Gigabit)SerDes的信道进行布线後验证,是一项具有挑战性但也是必要的任务,因为即使是最详细的预先布局模拟研究和布线指南也不能预测一切。满足详细布线要求的设计,仍然可能会由於不连续和不可预期的谐振而导致失败
Microchip发布RISC-V SoC FPGA开发套件 扩展低功耗PolarFire生态系统 (2020.09.17)
免费和开放式的RISC-V指令集架构(ISA)的应用日益普遍,推动了经济、标准化开发平台的需求,该平台嵌入RISC-V技术并利用多样化RISC-V生态系统。为满足这一需求,Microchip宣布推出业界首款基於RISC-V的SoC FPGA开发套件Icicle Kit开发套件
Mentor通过台积电最新3奈米制程技术认证 (2020.09.11)
Mentor,a Siemens business近期宣布旗下多项产品线和工具已获得台积电(TSMC)最新的3奈米(N3)制程技术认证。 台积电设计建构管理处资深处长Suk Lee表示:「此次认证进一步突显了Mentor为双方共同客户以及台积电生态系统所创造的价值
ModelSim Essential ++ ModelSim 应用进阶 (2020.09.10)
掌握ModelSim 高效率完成FPGA整体设计验证随着今日FPGA的应用日渐广泛,FPGA的容量和功能持续增加,FPGA验证方法和工具已经变得越来越重要了,而FPGA验证的复杂性,使得工程师必须有专业的验证团队,并使用专业的验证工具
扫除导热阴霾 拉近IC与AI的距离 (2020.09.03)
不论是处理器或终端应用晶片,都面临散热的严峻挑战,未来晶片设计也显现高度整合与智慧化的发展趋势。
开关电源一体化解决方案! (2020.08.27)
电子系统设计的发展速度可说是日进千里。为设计师带来的挑战,就是越来越多电子系统的设计需要考虑「类比信号」、「高速信号」和「EMC」等问题,否则将无法快速、正确地设计出成功的电子产品
Mentor EDA进一步支援三星Foundry 5/4奈米制程技术 (2020.08.22)
Mentor, a Siemens business旗下的Calibre nmPlatform和Analog FastSPICE(AFS)自订和类比/混合讯号(AMS)电路验证平台已通过三星Foundry的最新制程技术认证。客户现在可以在三星的5/4奈米FinFET制程上使用这些产品,为其先进的IC设计tapeouts进行验证和sign-off
Mentor引入Calibre nmLVS-Recon技术 简化IC电路验证过程 (2020.08.10)
为了帮助IC设计人员更快速完成电路设计验证,Mentor, a Siemens business近期宣布将其Calibre Recon技术添加至Calibre nmLVS电路验证平台。 Calibre Recon於去年推出,作为Mentor Calibre nmDRC套件的扩展,旨在帮助客户在早期验证设计迭代期间快速、自动和准确地分析IC设计中的错误,从而缩短设计周期和产品上市时间
Mentor全新Analog FastSPICE eXTreme技术 提升10倍验证效能 (2020.08.05)
Mentor, a Siemens business近期推出支援大型、布局後(post-layout)类比设计的奈米级验证Analog FastSPICE eXTreme技术,可大幅提高模拟效能,并确保奈米级类比验证所需的晶圆厂认证准确度
Mentor与三星Foundry合作 提高产品良率并简化记忆体测试 (2020.07.28)
Mentor,a Siemens business近日宣布与三星Foundry合作开发一款新的叁考设计套件,帮助双方共同客户简化在制造过程中对於先进晶片上系统嵌入式记忆体的测试、诊断与修复。 三星Foundry全新的设计解决方案套件(SF-DSK)应用Mentor业界领先的Tessent MemoryBIST软体技术,可帮助客户简化可测试性设计流程并提高产品良率
西门子收购Avatar扩大EDA版图 (2020.07.23)
西门子近期签署协议,收购总部位於加州圣塔拉拉的Avatar Integrated Systems公司(Avatar)。Avatar是一家专精於为晶片设计提供布局和绕线(place and route)软体的领先开发业者,能够协助工程师以更少的资源最隹化复杂晶片的功耗、效能和面积(PPA)
EDA云端化一举解决IC设计痛点 (2020.07.03)
今年六月,EDA龙头厂商Cadence和Synopsys更同时宣布与台积电、微软策略合作,采用微软Azure云端平台以加速IC设计流程的合作计画,显见EDA已正式进入云端化时代。
Mentor Tessent Safety生态系统 助力AI视觉晶片公司符合汽车安全目标 (2020.07.02)
Mentor, a Siemens business近期宣布,其Tessent软体安全生态系统协助人工智慧(AI)视觉晶片公司Ambarella成功达成系统内(in-system)测试要求,并该公司的CV22FS和CV2FS汽车摄影机系统单晶片(SoC)实现了ISO26262汽车安全完整性等级(ASIL)目标
先进制程推升算力需求 云端EDA带来灵活性与弹性 (2020.06.30)
次世代先进制程的晶片开发有很高的算力需求,因此企业开始采取具备弹性拓展与使用灵活性优势的云端解决方案。
Mentor加入O-RAN联盟 满足5G晶片的互操作性要求 (2020.06.16)
随着全球公共5G无线网路建设的继续,以及对私有5G无线网路关注度的增加,这些网路的部署速度和运营越来越依赖於跨多个供应商的成功互操作性。与此前的5G时代不同的是,现在的5G无线网路必须包含多个规格,每个规格都需要自己的一系列测试
新型态竞争风云起 EDA启动AI晶片新战场 (2020.06.05)
AI将引导全世界走向工业革命以来,相关厂商必须快速将运算晶片上市,来处理AI架构的全新挑战,需求驱使EDA工具日新月异。
Mentor Calibre和Analog FastSPICE平台通过台积电最新制程技术认证 (2020.05.26)
Mentor,a Siemens business近期宣布,该公司的多项IC设计工具已获得台积电领先业界的N5和N6制程技术认证。此外,Mentor与台积电的合作关系已扩展到先进封装技术,可进一步利用Mentor Calibre平台的3DSTACK封装技术来支援台积电的先进封装平台


     [1]  2  3  4  5  6  7  8  9  10   [下一頁][下10页][最后一页]

  跥Ꞥ菧ꢗ雦뮗
1 ROHM推出双通道高速CMOS运算放大器 高抗杂讯性能可锐减降噪零件
2 ST灵活可配置双通道I/O-Link和SIO双模收发器简化感测器连线
3 Microchip扩展马达控制产品及设计生态系统 简化系统开发工作
4 工业设计与家俱结合 drylin免上油直线滑轨使滑动延伸更顺畅
5 艾讯推出ATX工业级主机板IMB525R 搭载Intel Xeon与ECC记忆体
6 安森美全新CMOS全局快门影像感测器 用於机器视觉和MR应用
7 ROHM推出1cm2超小型车电MOSFET 满足设备高密度需求
8 Microchip全新PIC24F微控制器 整合低功耗动画显示功能
9 HOLTEK推出HT66F2030小封装MCU
10 是德与联发科达成3GPP第16版标准实体层互通性开发测试

AD

刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2020 远播信息股份有限公司版权所有 Powered by O3
地址:台北市中山北路三段29号11楼 / 电话 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw