為了幫助IC設計人員更快速完成電路設計驗證，Mentor, a Siemens business近期宣佈將其Calibre Recon技術添加至Calibre nmLVS電路驗證平台。

Calibre Recon於去年推出，作為Mentor Calibre nmDRC套件的擴展，旨在幫助客戶在早期驗證設計迭代期間快速、自動和準確地分析IC設計中的錯誤，從而縮短設計週期和產品上市時間。

Calibre nmLVS-Recon解決方案幫助系統級晶片（SoC）工程師、電路設計工程師和IC電路驗證團隊在開發階段的早期識別並解決選定的系統接線錯誤，縮短電路驗證的總周期時間。這些錯誤不僅會消耗計算資源，還可能產生數百萬個錯誤結果；其中，許多錯誤只是因為設計狀態不完整而產生。Calibre nmLVS-Recon解決方案的早期採用者在分析前期設計時能夠實現10倍以上的運行時間改善，並減少3倍的記憶體需求。

三星電子設計支援副總裁Jongwook Kye表示：「Calibre nmLVS-Recon方法建立了電路驗證運用的全新方式。通過將Calibre nmLVS-Recon科技與三星經過認證的Sign-off Calibre nmLVS設計套件相結合，我們的共同客戶可以在早期設計中實現更快的迭代，從而縮短LVS驗證週期，在三星快速tape out。」

Calibre nmLVS-Recon技術基於靈活的設計架構，支持多種使用模型，使設計團隊能選擇和分析特定類別的電路驗證問題。該工具採用自動化的智慧執行啟發方法（intelligent execution heuristics），幫助用戶在完整的Calibre nmLVS Signoff流程與Calibre Recon選擇的電路驗證檢查之間無縫導航。運用數據分區、設計細分、數據再利用、任務分佈和錯誤管理的高級選項，可按原型將Calibre nmLVS-Recon流程與任何晶圓廠/集成電路製造商（IDM）的Calibre sign-off設計套件結合使用，還可應用於任何製程節點。

早期的設計版本中通常包含許多明顯的系統違規行為。例如，「電源接線短路(shorted net)」這樣的違規會造成數百萬個錯誤，且需要非常密集的計算。電路驗證工程師現可使用Calibre nmLVS-Recon短路隔離功能，以互動和迭代的管道快速有效地查找並修復這一類型的版圖佈線設計錯誤造成的接線短路問題。此功能選項可實現最佳靈活性和設計分析意圖的變化，同時保持易用性和無縫的使用轉換。

Mentor的Calibre設計解決方案產品管理副總裁Michael Buehler-Garcia表示：「通過將Calibre nmLVS-Recon技術添加至Calibre平台，Mentor可以繼續幫助客戶解決日趨複雜的IC設計挑戰。Calibre nmDRC-Recon方法提供的早期設計探索已經幫助許多設計團隊縮短了電路驗證時間，借助於Calibre nmLVS-Recon，Mentor現在能夠助其繼續減少電路驗證的總周期時間，同時協助設計團隊解決當今晶片設計的複雜問題。」

Calibre nmLVS-Recon已於2020年7月隨Calibre系列的發佈同期面市，並計畫在之後的版本中提供更多功能。