Cadence Design於日前宣布，該公司憑借3D集成電路技術而榮膺台積電頒發的台積電電子設計自動化合作夥伴獎。

隨著電子產業進入可攜式設備新紀元，3D集成電路技術將推動集成電路和封裝技術發展，進一步提高集成電路的性能並降低集成電路的功耗、尺寸和重量。該公司表示，Cadence基於矽通孔（TSV）技術的標準3D集成電路解決方案，可幫助實現了矽中介層測試載具，Cadence也因此獲獎。這個項目涉及將SoC和eDRAM集成在矽中介層中。

Cadence矽實現事業部負責研發的高級副總裁Chi-Ping Hsu博士表示，Cadence與台積電在眾多先進集成電路項目上的深度合作，讓台積電和Cadence成為了3D集成電路領域的領先者。如今的晶片設計越來越復雜，必須實現功能、性能、功耗和尺寸等多種目標，Cadence需要新的解決方案來保持競爭力，3D集成電路是解決這些難題的重要行業發展方向。感謝台積電對Cadence的贊賞，期待著利用這項重要的新技術推動半導體行業的發展。